ZHDS017 December 2025 TPS1HC04-Q1
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
如果 DIAG_EN = 邏輯高電平,則開(kāi)路負(fù)載檢測(cè)在關(guān)斷狀態(tài)下可用。如果通道關(guān)閉且負(fù)載已連接,則負(fù)載會(huì)將輸出電壓拉至 ? 0V。在開(kāi)路負(fù)載的情況下,輸出電壓接近電源電壓 VBB – VOUT < VOL。FLT 引腳變?yōu)榈碗娖揭韵?MCU 指示故障,SNS 引腳輸出 ISNSFH 故障電流。由于內(nèi)部邏輯控制路徑或外部濕度、腐蝕等原因,輸出端始終存在漏電流 IOL,OFF。這樣,器件可實(shí)現(xiàn)一個(gè)內(nèi)部上拉電阻器 (RPU) 來(lái)抵消漏電流。此上拉電流必須小于輸出負(fù)載電流,以避免在正常運(yùn)行模式下產(chǎn)生誤檢測(cè)。為了降低待機(jī)電流,器件實(shí)現(xiàn)一個(gè)開(kāi)關(guān)和上拉電阻器,該電阻器由 DIAG_EN 和 EN 引腳控制。
開(kāi)路負(fù)載檢測(cè)延遲有兩種設(shè)置,分別為 0.4ms(對(duì)于 P 和 D 型號(hào))和 2.4ms(對(duì)于 M 和 B 型號(hào))。2.4ms 開(kāi)路負(fù)載檢測(cè)延遲表示,內(nèi)部上拉 (RPU) 電阻在 VBB 和 VOUT 引腳之間接通的延遲。當(dāng)多個(gè)器件的 SNS 引腳連接到公共 RSNS 以讀取 MCU 電流檢測(cè)時(shí),這允許用戶執(zhí)行快速 DIAG_EN 時(shí)序 (DIAG_EN 高電平脈沖< 2.4ms)。在這種情況下,在電流檢測(cè)讀取期間,禁用的器件不會(huì)出現(xiàn)開(kāi)路負(fù)載故障。