ZHDS017 December 2025 TPS1HC04-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
如果 DIAG_EN = 邏輯高電平,則開路負載檢測在關(guān)斷狀態(tài)下可用。如果通道關(guān)閉且負載已連接,則負載會將輸出電壓拉至 ? 0V。在開路負載的情況下,輸出電壓接近電源電壓 VBB – VOUT < VOL。FLT 引腳變?yōu)榈碗娖揭韵?MCU 指示故障,SNS 引腳輸出 ISNSFH 故障電流。由于內(nèi)部邏輯控制路徑或外部濕度、腐蝕等原因,輸出端始終存在漏電流 IOL,OFF。這樣,器件可實現(xiàn)一個內(nèi)部上拉電阻器 (RPU) 來抵消漏電流。此上拉電流必須小于輸出負載電流,以避免在正常運行模式下產(chǎn)生誤檢測。為了降低待機電流,器件實現(xiàn)一個開關(guān)和上拉電阻器,該電阻器由 DIAG_EN 和 EN 引腳控制。
開路負載檢測延遲有兩種設(shè)置,分別為 0.4ms(對于 P 和 D 型號)和 2.4ms(對于 M 和 B 型號)。2.4ms 開路負載檢測延遲表示,內(nèi)部上拉 (RPU) 電阻在 VBB 和 VOUT 引腳之間接通的延遲。當多個器件的 SNS 引腳連接到公共 RSNS 以讀取 MCU 電流檢測時,這允許用戶執(zhí)行快速 DIAG_EN 時序 (DIAG_EN 高電平脈沖< 2.4ms)。在這種情況下,在電流檢測讀取期間,禁用的器件不會出現(xiàn)開路負載故障。