ZHCSVC0 May 2025 TPS4816-Q1
PRODUCTION DATA
| 參數(shù) | 測(cè)試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| tGATE(INP_H) | INP 導(dǎo)通傳播延遲 | INP ↑ 至 GATE ↑，CL(GATE) = 47nF | 1.2 | 2.5 | μs | |
| tGATE(INP_L) | INP 關(guān)斷傳播延遲 | INP ↓ 至 GATE ↓，CL(GATE) = 47nF | 0.35 | 1.5 | μs | |
| TG (INP_G_H) | INP_G 導(dǎo)通傳播延遲 | INP_G ↑ 至 G ↑、CL(G) = 1nF | 10 | 15 | μs | |
| tGATE (INP_G_L) | INP_G 關(guān)斷傳播延遲 | INP_G ↓ 至 G ↓、CL(G) = 1nF | 1 | 2.5 | μs | |
| tGATE(EN_OFF) | EN 關(guān)斷傳播延遲 | EN ↓ 至 GATE ↓、CL(GATE) = 47nF， INP = 高電平 |
3.1 | 4.5 | μs | |
| tGATE(UVLO_OFF) | UVLO 關(guān)斷傳播延遲 | UVLO ↓ 至 GATE ↓、CL(GATE) = 47nF、 INP = 高電平 |
4 | 6.5 | μs | |
| tGATE (OV_OFF) | OV 關(guān)斷傳播延遲 | OV ↓ 至 GATE ↓、CL(GATE) = 47nF | 4 | 6.5 | μs | |
| tGATE(UVLO_ON) | UVLO 至 GATE 導(dǎo)通傳播延遲，CBT 預(yù)偏置大于 VPORF 且 INP 保持高電平 | EN/UVLO ↑至 GATE ↑、CL(GATE) = 47nF、 INP = 高電平、 |
8.5 | 25 | μs | |
| tGATE(VS_OFF) | GATE 關(guān)斷傳播延遲，VS 下降至低于 VPORF 且 INP、EN/UVLO 保持高電平 | VS ↓（越過(guò) VPORF）至 GATE ↓， CL(GATE) = 47nF、 INP = EN/UVLO = 2V |
25 | 40 | μs | |
| tSC | 工作模式下的短路保護(hù)傳播延遲 | V(CS1+–CS1-)↑ V(SCP) 至 GATE ↓， CL(GATE) = 47nF |
3.9 | 5 | μs | |
| tBYPASS_SC | 旁路路徑下的短路保護(hù)傳播延遲（短路狀態(tài)下上電進(jìn)入 INP_G = 高電平） | V(DRN–CS2-) ↑V(BYPASS_SCP) 至 G↓、 CL (G)= 1nF、 V(INP_G) = 2V |
3.1 | 4.5 | μs | |
| tGATE(FLT_ASSERT) | 短路期間的 FLT 置為有效延遲 | V(CS1+–CS1–) ↑ V(SCP) 至 FLT ↓ | 15 | 21 | μs | |
| tGATE(FLT_DE_ASSERT) | 短路期間的 FLT 置為無(wú)效延遲 | V(CS1+–CS1–) ↓ V(SCP) 至 FLT ↑ | 3.8 | μs | ||
| tGATE(FLT_ASSERT_BSTUVLO) | GATE 驅(qū)動(dòng) UVLO 期間的 FLT 置為有效延遲 | V(GATE–SRC) ↓ V(BSTUVLOR) 至 FLT ↓ | 30 | μs | ||
| tGATE(FLT_DE_ASSERT_BSTUVLO) | GATE 驅(qū)動(dòng) UVLO 期間的 FLT 置為無(wú)效延遲 | V(GATE–SRC) ↑ V(BSTUVLOR) 至 FLT ↑ | 15 | μs | ||
| t(IDIR_DELAY) | I_DIR 引腳上的電流方向指示延遲 | V(SNS) ↑ 或 ↓ 至 V(I_DIR) ↑ 或 ↓ |
6.5 | 10 | μs | |