ZHCSY58A May 2025 – October 2025 DP83826AE , DP83826AI
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該器件具有多個時鐘輸出配置選項。外部晶體或 CMOS 級振蕩器為內(nèi)部 PHY 基準(zhǔn)時鐘提供激勵。本地基準(zhǔn)時鐘用作器件內(nèi)所有時鐘的中央時鐘源。
該器件支持的時鐘輸出選項包括：
MAC IF 時鐘與所選的 MAC 接口以相同速率運行。對于 RMII 操作，MAC IF 時鐘頻率為50MHz。
XI 時鐘是直通選項，允許將 XI 引腳時鐘傳遞到 GPIO 引腳。請注意，在從 GPIO 傳輸之前對時鐘進行緩沖，輸出時鐘振幅處于選定的 VDDIO 電平。默認情況下，POR 釋放后在 CLK_OUT/LED1 引腳上提供該時鐘（請參閱上電時序中的 T4）。
自由運行時鐘是由 PLL 在內(nèi)部產(chǎn)生的 125MHz 自由運行時鐘。自由運行時鐘對于異步數(shù)據(jù)傳輸應(yīng)用很有用。
該恢復(fù)時鐘是從連接的鏈路伙伴恢復(fù)的 125MHz 恢復(fù)時鐘。PHY 從接收到的（從鏈路伙伴發(fā)送的）數(shù)據(jù)中恢復(fù)時鐘。
所有時鐘配置選項均由 LED GPIO 配置寄存器啟用。
通過寄存器配置（寄存器 0x304[2:0]）將此引腳配置為輸入引腳，可禁用 CLKOUT。