ZHCSY58A May 2025 – October 2025 DP83826AE , DP83826AI
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
PCB 布線存在損耗,長布線會降低信號質(zhì)量。應(yīng)使所有布線盡可能短。除非另有說明,否則所有信號布線必須為 50Ω 單端阻抗。差分布線必須為 100Ω 差分阻抗。確保阻抗始終可控。阻抗不連續(xù)性會產(chǎn)生反射,從而導(dǎo)致發(fā)射和信號完整性問題。對于所有信號布線(特別是差分信號對),必須避免出現(xiàn)殘樁。
圖 9-7 差分信號布線在差分對內(nèi),布線必須相互平行,長度匹配。匹配的長度可充分減小延遲差異,避免增加共模噪聲和發(fā)射。長度匹配對 MAC 接口連接也很重要。所有 MII 和 RMII 發(fā)送信號布線的長度必須相互匹配,所有 MII 和 RMII 接收信號布線的長度也必須相互匹配。
信號路徑布線不得存在交叉或過孔情形。過孔會導(dǎo)致阻抗不連續(xù)情形發(fā)生,必須最大限度減少過孔情形。在同一層布線差分信號對。不同層的信號之間至少要有一個返回路徑平面,否則不得存在交叉情形。差分對之間必須始終保持恒定的耦合距離。為提高便利性和效率,TI 建議首先布線關(guān)鍵信號(即 MDI 差分對、基準(zhǔn)時鐘和 MAC IF 布線)。