ZHCSV74A June 2024 – July 2025 DRV2911-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細(xì)說(shuō)明
- 7 應(yīng)用和實(shí)施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGF|40
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGF|40
訂購(gòu)信息
6.3.2 硬件接口
硬件接口包含三個(gè)可配置引腳，即 SLEW、OCP 和 VSEL_BK，分別用于控制驅(qū)動(dòng)器輸出壓擺率、過(guò)流保護(hù)電平和降壓電壓。應(yīng)用設(shè)計(jì)人員能夠利用這些引腳來(lái)配置關(guān)鍵器件設(shè)置，方法是將每個(gè)引腳連接至邏輯高電平或邏輯低電平，將其懸空，或者使用合適的電阻器上拉至邏輯高電平。硬件接口還包含 FAULTZ 開漏引腳，用于報(bào)告驅(qū)動(dòng)器故障。
- SLEW 引腳可配置輸出電壓的壓擺率。
- OCP 引腳用于配置過(guò)流保護(hù)電平。
- VSEL_BK 引腳用于配置降壓輸出電壓電平。
- FAULTZ 引腳用于報(bào)告驅(qū)動(dòng)器故障，可通過(guò) I2C 從 ULC 控制器讀取。
圖 6-2 DRV2911-Q1 硬件接口圖 6-3 展示了四電平輸入引腳 SLEW 的結(jié)構(gòu)。OCP 和 VSEL_BK 引腳采用相同的內(nèi)部結(jié)構(gòu)，但只有兩種有效配置。
圖 6-3 SLEW 輸入引腳結(jié)構(gòu)圖 6-4 展示了邏輯電平引腳 OUTOFF、PWMx 和 RESETZ 的輸入結(jié)構(gòu)。輸入可以由電壓或外部電阻器驅(qū)動(dòng)。建議在器件睡眠模式下將這些引腳置于低電平，以減少通過(guò)內(nèi)部下拉電阻器的漏電流。
圖 6-4 邏輯電平輸入引腳結(jié)構(gòu)圖 6-5 展示了開漏輸出 FAULTZ 的結(jié)構(gòu)。開漏輸出需要外部上拉電阻器正常運(yùn)行。
圖 6-5 漏極開路