TPS65214 能夠?qū)崿F(xiàn)靈活的電源軌時(shí)序控制。電源軌（包括：用于外部電源軌的 GPO 與 GPIO 以及 nRSTOUT 引腳）的順序由 NVM 定義。在啟動(dòng)上電序列之前，該器件會(huì)檢查是否所有電源軌上的電壓都降至 SCG 閾值以下，從而避免啟動(dòng)到預(yù)偏置電源軌。該序列基于時(shí)序。此外，前一個(gè)電源軌必須已超過(guò) UV 閾值，否則不會(huì)啟用后一個(gè)電源軌。如果已屏蔽 UV，則即使未達(dá)到 UV 閾值，也會(huì)繼續(xù)執(zhí)行序列。對(duì)于配置為 LSW 模式的 GPO、GPIO 以及 LDO，不受欠壓監(jiān)控，因此它們的輸出不會(huì)限制后續(xù)電源軌。

如果由于電源軌上未屏蔽的故障而導(dǎo)致序列中斷，則器件會(huì)斷電。TPS65214 會(huì)嘗試再上電兩次。如果這兩次重試均未能進(jìn)入 ACTIVE 狀態(tài)，則器件會(huì)保持 INITIALIZE 狀態(tài)，直至 VSYS 下電后重新上電。建議讓該重試計(jì)數(shù)器保持激活狀態(tài)，但可通過(guò)設(shè)置 INT_MASK_UV 寄存器中 MASK_RETRY_COUNT 位的方式禁用。設(shè)置后，器件會(huì)嘗試無(wú)限次重試。

TPS65214 允許配置獨(dú)立于上電順序的斷電序列。在非易失性存儲(chǔ)器中配置這些序列。

初始上電時(shí)，器件會(huì)監(jiān)控 VSYS 電源電壓，僅當(dāng) VSYS 超過(guò) VSYS_{POR_Rising} 閾值時(shí)才允許上電并轉(zhuǎn)換到 INITIALIZE 狀態(tài)。

上電序列配置如下：

• 對(duì)于每個(gè)電源軌的時(shí)隙（即：在序列中的位置）以及 GPO、GPIO 與 nRSTOUT，利用相應(yīng)的 *_SEQUENCE_SLOT 寄存器、適用于上電序列的四個(gè) MSB 以及適用于斷電序列的四個(gè) LSB 進(jìn)行定義。
• 每個(gè)時(shí)隙的持續(xù)時(shí)間在 POWER_UP_SLOT_DURATION_x 寄存器中定義，可以配置為 0ms、1.5ms、3ms 或 10ms。總共可以配置 8 個(gè)時(shí)隙。
• 除了上面定義的時(shí)序之外，上電序列還由 UV 監(jiān)視器進(jìn)行控制：只有在前一個(gè)電源軌超過(guò)欠壓閾值后，才會(huì)啟用后續(xù)電源軌（除非已屏蔽 UV）。如果一個(gè)電源軌在 t_RAMP（即，t_{RAMP_LSW}、t_{RAMP_SLOW}和 t_{RAMP_FAST}）結(jié)束時(shí)未達(dá)到 UV 閾值，則序列會(huì)中止，且器件在時(shí)隙持續(xù)時(shí)間結(jié)束時(shí)定序關(guān)閉。對(duì)于相應(yīng)的電源軌，器件將在 INT_SOURCE 寄存器中設(shè)置 INT_BUCK_x_y_IS_SET 或 INT_LDO_x_y_IS_SET 位，在 INT_BUCK_x_y 或 INT_LDO_x_y 寄存器中設(shè)置 BUCKx_UV 或 LDOx_UV 位，以及在 INT_TIMEOUT_RV_SD 寄存器中設(shè)置 TIMEOUT 位。
• 序列的啟動(dòng)受到內(nèi)核溫度的限制：如果任何一個(gè)熱檢測(cè)未屏蔽，那么當(dāng)由于熱事件而進(jìn)入 INITIALIZE 狀態(tài)時(shí)，在所有傳感器上的溫度降至低于 T_{WARM_falling} 閾值之前，或者從 OFF 狀態(tài)進(jìn)入 INITIALIZE 狀態(tài)時(shí)，在所有傳感器上的溫度低于 T_{WARM_rising} 閾值之前，器件不會(huì)上電。如果屏蔽了所有熱傳感器（熱檢測(cè)不會(huì)導(dǎo)致斷電），則在所有傳感器上的溫度低于 T_{HOT_falling} 閾值之前，器件不會(huì)上電

ON 請(qǐng)求會(huì)進(jìn)行抗尖峰脈沖處理，避免在噪聲情況下觸發(fā)。對(duì)于從抗尖峰脈沖到序列第一個(gè)時(shí)隙所需時(shí)間，通過(guò) t_{ON_DLY} 給出。圖 7-2 為一個(gè)上電序列示例。

圖 7-2 上電時(shí)序（示例）

如需了解導(dǎo)通請(qǐng)求相關(guān)更多詳情，可參閱 按鈕和使能輸入 (EN/PB/VSENSE)。