ZHCSXY0A March 2025 – December 2025 TPS65214
PRODUCTION DATA
即使 EN/PB/VSENSE 引腳處于 OFF_REQ 狀態(tài)，首次電源檢測(cè) (FSD) 也支持在施加電源電壓后就上電。FSD 可與任何 ON 請(qǐng)求配置（EN、PB 或 VSENSE）結(jié)合使用，并可通過(guò)設(shè)置寄存器 MFP_2_CONFIG 中的 PU_ON_FSD 位來(lái)啟用。首次上電時(shí)，將 EN/PB/VSENSE 引腳視為具有有效的 ON 請(qǐng)求。VSYS 高于 VSYSPOR_Rising 閾值之后，PMIC 就會(huì)
為了表示基于 FSD 的上電，器件會(huì)在 POWER_UP_STATUS_REG 寄存器中設(shè)置 POWER_UP_FROM_FSD 位。nINT 引腳不會(huì)基于此位進(jìn)行切換。寫(xiě)入 W1C 將該位清零。
EN/PB/VSENSE 引腳視為具有有效的 ON 請(qǐng)求，直至我們進(jìn)入 ACTIVE 狀態(tài)（上電序列的最后一個(gè)時(shí)隙到期）。在進(jìn)入 ACTIVE 狀態(tài)后，器件保持抗尖峰脈沖后的 EN/PB/VSENSE 引腳狀態(tài)：如果在進(jìn)入 ACTIVE 狀態(tài)之前或處于 ACTIVE 狀態(tài)時(shí)引腳狀態(tài)發(fā)生了變化，則器件會(huì)保持該引腳狀態(tài)。例如，如果 EN/PB/VSENSE 引腳配置為 EN，則在器件進(jìn)入 ACTIVE 狀態(tài)時(shí)，如果 EN 引腳處于低電平（持續(xù)時(shí)間超過(guò)抗尖峰脈沖時(shí)間），器件會(huì)斷電。因?yàn)?PMIC 僅在序列的最后一個(gè)時(shí)隙到期后才會(huì)進(jìn)入 ACTIVE 狀態(tài)，所以無(wú)論引腳狀態(tài)如何，ON 請(qǐng)求被視為有效的持續(xù)時(shí)間都可以通過(guò) nRSTOUT 時(shí)隙（以及之后的空時(shí)隙）的長(zhǎng)度進(jìn)行控制。