ZHCUBL6A December 2023 – January 2026 CC3300 , CC3300MOD , CC3301 , CC3301MOD , CC3351 , CC3351MOD
圖 2-7 SDIO 默認(rèn)輸入時(shí)序
圖 2-8 SDIO 默認(rèn)輸出時(shí)序| 參數(shù) | 說明 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|
| fclock | 時(shí)鐘頻率,CLK | 26 | MHz | |
| tHigh | 高電平周期 | 10 | ns | |
| tLow | 低電平周期 | 10 | ||
| tTLH | 上升時(shí)間,CLK | 10 | ||
| tTHL | 下降時(shí)間,CLK | 10 | ||
| tISU | 建立時(shí)間,在 CLK ↑ 前輸入有效 | 5 | ||
| tIH | 保持時(shí)間,在 CLK ↑ 后輸入有效 | 5 | ||
| tODLY | 延遲時(shí)間,CLK ↓ 到輸出有效 | 2 | 14 | |
| CL | 輸出中的容性負(fù)載 | 15 | 40 | pF |