ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
DRV7167A 可在正常模式和 UVLO 模式下運行。有關 UVLO 工作模式的信息,請參閱節(jié) 7.3.2。在正常模式下,輸出狀態(tài)取決于 HI 和 LI 引腳的狀態(tài)。
表 7-3 列出了 DRV7167A 不同輸入引腳組合的輸出狀態(tài)。此器件支持重疊保護/互鎖功能。當 HI 和 LI 均置為有效時,功率級中的兩個 GaN FET 都會關斷。
| HI | LI | 高側 GaN FET | 低側 GaN FET | OUT |
|---|---|---|---|---|
| L | L | 關閉 | 關閉 | 高阻態(tài) |
| L | H | 關閉 | 打開 | PGND |
| H | L | 打開 | 關閉 | VM |
| H | H | 關閉 | 關閉 | 高阻態(tài) |