ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
DRV7167A 支持零電壓檢測 (ZVD),可指示高側(cè)和低側(cè) FET 是否在任何轉(zhuǎn)換中轉(zhuǎn)換至第三象限。該信息在 ZVDH(高側(cè) FET)和 ZVDL(低側(cè) FET)引腳上報(bào)告。該功能僅適用于 IIM 模式。
對(duì)于低側(cè) FET,如果在特定轉(zhuǎn)換中開關(guān)節(jié)點(diǎn)將 VTHRESH_ZVD 降至 AGND 以下且持續(xù)時(shí)間大于 t3RD_ZVD,則會(huì)生成一個(gè)持續(xù)時(shí)間為 tWD_ZVD 的低脈沖,延遲為 tDLY_ZVD_L。
對(duì)于高側(cè) FET,如果在特定轉(zhuǎn)換中開關(guān)節(jié)點(diǎn)將 VTHRESH_ZVD 升至 VM 以上且持續(xù)時(shí)間大于 t3RD_ZVD,則會(huì)在一個(gè)單 PWM 周期后生成一個(gè)持續(xù)時(shí)間為 tWD_ZVD 的低電平脈沖,與相應(yīng) LI 轉(zhuǎn)換之間的延遲為 tDLY_ZVD_H。
使用 DRV7167A 的控制器可以使用 ZVD 信息來調(diào)整死區(qū)時(shí)間,并盡可能縮短高側(cè)和低側(cè) FET 的第三象限導(dǎo)通時(shí)間。