ZHCSOZ5A May 2024 – October 2025 DRV7308
PRODUCTION DATA
DRV7308 根據(jù) INHx 和 INLx 引腳上的 PWM 輸入信號來控制 GaN FET 的狀態(tài)。該器件使用 BRAKE 信號對電機驅(qū)動器執(zhí)行制動操作。BRAKE 信號上的邏輯高電平會取代 INHx 和 INLx 引腳上的電平，并導(dǎo)通所有低側(cè) GaN 晶體管。器件進入關(guān)斷模式（所有柵極驅(qū)動器和 GaN FET 均處于關(guān)斷狀態(tài)），并在 EN 引腳上出現(xiàn)邏輯低電平時忽略 INHx、INLx 和 BRAKE 引腳的狀態(tài)。EN 引腳上的 20μs 至 40μs 邏輯低電平脈沖將器件從 OCP 和 OTP 故障中復(fù)位。表 12-1 展示了輸入控制邏輯的真值表。
| EN | BRAKE | INHx | INLx | 高側(cè) GaN FET | 低側(cè) GaN FET | 說明 |
|---|---|---|---|---|---|---|
| 0 | X | X | X | 關(guān)斷 | 關(guān)斷 | 器件處于關(guān)斷狀態(tài)且所有輸出均處于高阻態(tài) |
| 1 | 1 | X | X | 關(guān)斷 | 導(dǎo)通 | BRAKE。所有低側(cè) GaN FET 均導(dǎo)通，所有高側(cè) GaN FET 均關(guān)斷 |
| 1 | 0 | 1 | 1 | 關(guān)斷 | 關(guān)斷 | OUTx 處于高阻態(tài) |
| 1 | 0 | 0 | 0 | 關(guān)斷 | 關(guān)斷 | OUTx 處于高阻態(tài) |
| 1 | 0 | 1 | 0 | 導(dǎo)通 | 關(guān)斷 | OUTx 連接至 VM |
| 1 | 0 | 0 | 1 | 關(guān)斷 | 導(dǎo)通 | OUTx 連接至 SLx 節(jié)點 |