ZHCSZ39A September 2025 – December 2025 DRV81646
PRODUCTION DATA
| 最小值 | 標(biāo)稱值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|
| tSCLK | SCLK 周期時間 | 500 | ns | ||
| tSCLKH | SCLK 高電平時間 | 170 | ns | ||
| tSCLKL | SCLK 低電平時間 | 170 | ns | ||
| tH_SCLK | nSCS 下降沿至 SCLK 上升沿的保持時間 | 1000 | ns | ||
| tSU(SDI) | 建立時間，SDI 有效至 SCLK 下降沿 | 30 | ns | ||
| tH(SDI) | SCLK 下降沿至 SDI 無效的保持時間 | 30 | ns | ||
| tD(SDO) | SCLK 上升沿至 SDO 有效的延遲時間 (CLOAD < 20pF) | 100 | ns | ||
| tSU_NSCS | 最終 SCLK 下降沿到 nSCS 上升沿之間的延遲 | 200 | ns | ||
| tSDOHIZ | nSCS 上升沿和 SDO 高阻態(tài)之間的延遲 | 100 | ns | ||
| tNSCS_H | nSCS 的脈沖寬度 | 1000 | ns | ||
| tD_LATCH | nSCS 上升沿至器件中鎖存的輸入數(shù)據(jù) | 2000 | ns | ||