ZHCSMP9A November 2021 – January 2026 DRV8231A
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細(xì)說明
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
7.4.1 電橋控制
DRV8231A 輸出包含四個(gè)用于驅(qū)動(dòng)高電流的 N 溝道 MOSFET。通過表 7-2 所列兩個(gè)邏輯輸入 IN1 和 IN2 控制這些輸出。
| IN1 | IN2 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|
| 0 | 0 | 高阻態(tài) | 高阻態(tài) | 滑行；H 橋禁用至高阻態(tài)（經(jīng)過 1 ms 之后進(jìn)入睡眠模式） |
| 0 | 1 | L | H | 反向（電流 OUT2 → OUT1） |
| 1 | 0 | H | L | 正向（電流 OUT1 → OUT2） |
| 1 | 1 | L | L | 制動(dòng)；低側(cè)慢速衰減 |
輸入可設(shè)置為靜態(tài)電壓以實(shí)現(xiàn) 100% 占空比驅(qū)動(dòng)，也可設(shè)置為脈寬調(diào)制 (PWM) 以實(shí)現(xiàn)可變電機(jī)轉(zhuǎn)速。使用 PWM 時(shí)，驅(qū)動(dòng)和制動(dòng)之間通常能很好地切換。例如，要以最大 RPM 的 50% 正向驅(qū)動(dòng)電機(jī)，在驅(qū)動(dòng)周期內(nèi)，IN1 = 1 且 IN2 = 0；而在其他時(shí)間內(nèi)，IN1 = 1 且 IN2 = 1。此外，還提供能實(shí)現(xiàn)快速電流衰減 的滑行模式（IN1 = 0，IN2 = 0）。圖 7-1 顯示了電機(jī)電流如何流過 H 橋?？梢栽趹?yīng)用 VM 之前為輸入引腳供電。
圖 7-1 H 橋電流路徑當(dāng)輸出從驅(qū)動(dòng)高電平變?yōu)轵?qū)動(dòng)低電平，或從驅(qū)動(dòng)低電平變?yōu)轵?qū)動(dòng)高電平時(shí)，會(huì)自動(dòng)插入死區(qū)時(shí)間以防止擊穿。tDEAD 時(shí)間是輸出為高阻時(shí)的中間時(shí)間。如果在 tDEAD 期間測(cè)量輸出引腳，則電壓取決于電流方向。如果電流離開管腳，則電壓為低于地電平的二極管壓降。如果電流進(jìn)入引腳，則電壓為高于 VM 的二極管壓降。該二極管是高側(cè)或低側(cè) FET 的體二極管。
傳播延遲時(shí)間 (tPD) 是輸入邊沿與輸出變化之間的時(shí)間。該時(shí)間考慮了輸入抗尖峰脈沖時(shí)間和其他內(nèi)部邏輯傳播延遲。輸入抗尖峰脈沖時(shí)間可防止輸入引腳上的噪聲影響輸出狀態(tài)。附加的輸出壓擺延遲時(shí)序考慮了 FET 導(dǎo)通或關(guān)斷時(shí)間（tRISE 和 tFALL）。
下面的圖 7-2 顯示了電機(jī)驅(qū)動(dòng)器輸入和輸出的時(shí)序。
圖 7-2 H 橋時(shí)序圖