ZHCSKB5B October 2019 – November 2025 LMR36510
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細(xì)說(shuō)明
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DDA|8
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DDA|8
訂購(gòu)信息
7.3.1 電源正常標(biāo)志輸出
每當(dāng)輸出電壓超出調(diào)節(jié)范圍時(shí)，便可使用 LMR36510 的電源正常標(biāo)志功能（PG 輸出引腳）來(lái)復(fù)位系統(tǒng)微處理器。該開(kāi)漏輸出在電流限值和熱關(guān)斷等故障條件下以及正常啟動(dòng)期間變?yōu)榈碗娖?。干擾濾波器可防止在輸出電壓的短時(shí)偏移（例如在線路和負(fù)載瞬態(tài)期間）時(shí)出現(xiàn)錯(cuò)誤標(biāo)志。持續(xù)時(shí)間少于 tPG 的輸出電壓偏移不會(huì)觸發(fā)電源正常標(biāo)志。通過(guò)參考圖 7-1 和圖 7-2，可以更好地理解電源正常運(yùn)行。請(qǐng)注意，在初始上電期間，從 EN 置為有效到電源正常標(biāo)志變?yōu)楦唠娖降倪^(guò)程中，會(huì)插入約 4ms（典型值）的延遲。該延遲僅在啟動(dòng)期間發(fā)生，在電源正常功能的正常運(yùn)行期間不會(huì)發(fā)生。
電源正常輸出包含一個(gè)開(kāi)漏 NMOS，需要一個(gè)外部上拉電阻器連接到合適的邏輯電源。還可以根據(jù)需要通過(guò)適當(dāng)?shù)碾娮杵鲗⑵渖侠?VCC 或 VOUT。如果不需要此功能，則必須將 PG 引腳接地。當(dāng) EN 拉低時(shí)，標(biāo)志輸出也被強(qiáng)制為低電平。在 EN 為低電平時(shí)，只要輸入電壓為 ≥2V（典型值），電源正常輸出就保持有效。將流入該引腳的電流限制為 ≤ 4mA。
圖 7-1 靜態(tài)電源正常運(yùn)行
圖 7-2 電源正常時(shí)序行為