ZHCSZ97 December 2025 MC111
PRODUCTION DATA
當(dāng) VM 引腳上的電壓低于 UVLO 下降閾值電壓 VUVLO 時(shí),器件中的所有電路被禁用,并且內(nèi)部邏輯被復(fù)位。當(dāng) UVLO_SEL = 0x0 時(shí),器件上電且 VVM 電壓升至 UVLO 上升閾值以上,電機(jī)運(yùn)行將恢復(fù),如 圖 6-29 所示。當(dāng) UVLO_SEL ≠ 0x0 時(shí),器件始終在對(duì)應(yīng) UVP_SEL = 0x0 的 UVLO 上升閾值上電,但電機(jī)僅在 VM 電壓升至由 UVLO_SEL 設(shè)置的 UVLO 上升閾值以上時(shí)才開始運(yùn)行。當(dāng) UVLO_SEL ≠ 0x0 且 3.15 < VM < VUVLO(上升,依據(jù) UVLO_SEL 設(shè)置)時(shí),VM UVLO 故障處于激活狀態(tài),所有 FET 都被禁用,并且 FG/RD 引腳會(huì)根據(jù) 表 6-4 指示鎖定轉(zhuǎn)子故障。