ZHCSXI0A October 2024 – December 2024 BQ25190
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
如果在 TJ < TSHUT_RISING 時 VSYS 斜升超過 VSEQ_UVLOZ 且產(chǎn)生 SYS 上電條件,或在 VSYS > VSEQ_UVLO 且使用了電源序列時正在進(jìn)行 TSHUT 恢復(fù),則會實(shí)現(xiàn)上電序列。圖 7-9 顯示了上電序列時序。
上電序列開始 tSEQ_DELAY 后,電源軌在四個點(diǎn)啟用,順序?yàn)椤癮”、“b”、“c”、“d”,由每個電源軌的配置決定,其中的間隔為 tSEQ_DELAY??赏ㄟ^ SEQUENCE_DELAY_TIME 位在 1ms 至 64ms 的范圍內(nèi)配置 tSEQ_DELAY。如果 GPIO 被配置為序列發(fā)生器輸出,則這些引腳會在“a”、“b”、“c”或“d”處拉高,以啟用外部負(fù)載或電源軌。
在“a”、“b”、“c”或“d”之后,會在“d”之后 tSEQ_PG_DELAY 評估序列電源軌輸出電壓以確定序列電源正常狀態(tài)。如果所有序列電源軌都處于電源正常狀態(tài),則 SEQUENCE_PG 位會被設(shè)置為 1,指示序列處于電源正常狀態(tài)。否則,SEQUENCE_PG 位會保持為 0。
如果未使用電源序列,則器件不會等待經(jīng)過四個 tSEQ_DELAY 和一個 tSEQ_PG_DELAY 以處理單獨(dú)模式電源軌啟用或禁用請求。在這種情況下,可以在退出單個 UVLO 后直接處理單獨(dú)模式電源軌的啟用或禁用請求。