ZHCSY89 May 2025 DRV8376-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說(shuō)明
- 7.3.1 輸出級(jí)
- 7.3.2 控制模式
- 7.3.3 器件接口模式
- 7.3.4 AVDD 和 GVDD 線性穩(wěn)壓器
- 7.3.5 電荷泵
- 7.3.6 壓擺率控制
- 7.3.7 跨導(dǎo)（死區(qū)時(shí)間）
- 7.3.8 傳播延遲
- 7.3.9 引腳圖
- 7.3.10 電流檢測(cè)放大器
- 7.3.11 主動(dòng)消磁
- 7.3.12 逐周期電流限制
- 7.3.13 保護(hù)功能
- 7.4 器件功能模式
- 7.5 SPI 通信
- 8 寄存器映射
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- NLG|28
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- NLG|28
訂購(gòu)信息
5 引腳配置和功能
圖 5-1 DRV837628 引腳 VQFN（帶有外露散熱焊盤）頂視圖表 5-1 DRV8376 引腳功能
| 引腳 | 28 引腳 VQFN 封裝 | 類型(1) | 說(shuō)明 | |
|---|---|---|---|---|
| 名稱 | DRV8376H | DRV8376S | ||
| AGND | 8 | 8 | GND | 器件模擬接地。有關(guān)連接建議，請(qǐng)參閱節(jié) 9.4.1。 |
| AVDD | 9 | 9 | PWR O | 3.3V 內(nèi)部穩(wěn)壓器輸出。在 AVDD 和 AGND 引腳之間連接一個(gè) X5R 或 X7R、0.1μF、6.3V 的陶瓷電容器。該穩(wěn)壓器可從外部拉取高達(dá) 30mA 的電流。 |
| CP | 1 | 1 | PWR O | 電荷泵輸出。在 CP 和 VM 引腳之間連接一個(gè) X5R 或 X7R、0.1μF、16V 的陶瓷電容器。 |
| DRVOFF | 11 | 11 | I | 當(dāng)該引腳拉至高電平時(shí)，功率級(jí)中的六個(gè) MOSFET 將關(guān)斷，從而使所有輸出處于高阻態(tài)。 |
| 增益 | 21 | - | I | 電流檢測(cè)放大器增益設(shè)置。該引腳是由外部電阻器設(shè)置的 4 電平輸入引腳。 |
| GVDD | 10 | 10 | PWR O | 5V 內(nèi)部穩(wěn)壓器輸出。在 AVDD 和 AGND 引腳之間連接一個(gè) X5R 或 X7R、1μF、10V 的陶瓷電容器。該穩(wěn)壓器可從外部拉取高達(dá) 30mA 的電流。 |
| ILIMIT | 28 | 28 | 設(shè)置逐周期電流限制中使用的相電流閾值。 | |
| INHA | 14 | 14 | I | OUTA 的高側(cè)驅(qū)動(dòng)器控制輸入。該引腳控制高側(cè) MOSFET 的輸出。 |
| INHB | 16 | 16 | I | OUTB 的高側(cè)驅(qū)動(dòng)器控制輸入。該引腳控制高側(cè) MOSFET 的輸出。 |
| INHC | 18 | 18 | I | OUTC 的高側(cè)驅(qū)動(dòng)器控制輸入。該引腳控制高側(cè) MOSFET 的輸出。 |
| INLA | 15 | 15 | I | OUTA 的低側(cè)驅(qū)動(dòng)器控制輸入。該引腳控制低側(cè) MOSFET 的輸出。 |
| INLB | 17 | 17 | I | OUTB 的低側(cè)驅(qū)動(dòng)器控制輸入。該引腳控制低側(cè) MOSFET 的輸出。 |
| INLC | 19 | 19 | I | OUTC 的低側(cè)驅(qū)動(dòng)器控制輸入。該引腳控制低側(cè) MOSFET 的輸出。 |
| MODE_SR | 20 | - | I | PWM 輸入模式設(shè)置。該引腳是由外部電阻器設(shè)置的 4 電平輸入引腳。 |
| nFAULT | 12 | 12 | O | 故障指示器。故障狀態(tài)下拉至邏輯低電平；開(kāi)漏輸出需要一個(gè)連接到 1.8V 至 5.0V 電壓的外部上拉電阻器。如果使用外部電源上拉 nFAULT，請(qǐng)檢驗(yàn)上電時(shí)將外部電源拉至 >2.2V。 |
| nSCS | - | 23 | I | 串行芯片選擇。此引腳上的邏輯低電平支持串行接口通信。 |
| nSLEEP | 13 | 13 | I | 驅(qū)動(dòng)器 nSLEEP。當(dāng)該引腳為邏輯低電平時(shí)，器件進(jìn)入低功耗睡眠模式。可以使用一個(gè) 20μs 至 40μs 的低電平脈沖來(lái)復(fù)位故障條件，而不進(jìn)入睡眠模式。 |
| OCP | 23 | - | I | OCP 電平設(shè)置。該引腳是由外部電阻器設(shè)置的 2 電平輸入引腳（硬件器件）。 |
| OUTA | 4 | 4 | PWR O | 半橋輸出 A |
| OUTB | 5 | 5 | PWR O | 半橋輸出 B |
| OUTC | 6 | 6 | PWR O | 半橋輸出 C |
| PGND | 3、7 | 3、7 | GND | 器件電源地。有關(guān)連接建議，請(qǐng)參閱節(jié) 9.4.1。 |
| SCLK | - | 22 | I | 串行時(shí)鐘輸入。串行數(shù)據(jù)會(huì)移出并在此引腳上的相應(yīng)上升沿和下降沿被捕捉（SPI 器件）。 |
| SDI | - | 21 | I | 串行數(shù)據(jù)輸入。在 SCLK 引腳的下降沿捕捉數(shù)據(jù)（SPI 器件）。 |
| SDO | - | 20 | O | 串行數(shù)據(jù)輸出。在 SCLK 引腳的上升沿移出數(shù)據(jù)。該引腳需要使用一個(gè)外部上拉電阻器（SPI 器件）。 |
| SLEW | 22 | - | I | 壓擺率控制設(shè)置。該引腳是由外部電阻器設(shè)置的 4 電平輸入引腳。 |
| SOA | 27 | 27 | O | 電流檢測(cè)放大器輸出。支持容性負(fù)載或低通濾波器（串聯(lián)電阻器和電容器至 GND） |
| SOB | 26 | 26 | O | 電流檢測(cè)放大器輸出。支持容性負(fù)載或低通濾波器（串聯(lián)電阻器和電容器至 GND） |
| SOC | 25 | 25 | O | 電流檢測(cè)放大器輸出。支持容性負(fù)載或低通濾波器（串聯(lián)電阻器和電容器至 GND） |
| VM | 2 | 2 | PWR I | 電源。連接到電機(jī)電源電壓；通過(guò)一個(gè) 0.1μF 電容器和一個(gè)額定電壓為 VM 的大容量電容器旁路到 PGND。TI 建議電容器的額定電壓至少是器件正常工作電壓的兩倍。 |
| VREF | 24 | 24 | PWR/I | 電流檢測(cè)放大器基準(zhǔn)。在 VREF 和 AGND 引腳之間連接一個(gè) X5R 或 X7R、0.1μF、6.3V 的陶瓷電容器。 |
| 散熱焊盤 | AGND | 必須連接至模擬地。 | ||
(1) I = 輸入，O = 輸出，GND = 接地引腳，PWR = 電源，NC = 無(wú)連接