ZHCSY89 May 2025 DRV8376-Q1
PRODUCTION DATA
在任何時(shí)候,如果 GVDD 引腳上的電壓降至 VGVDD_UV 閾值以下,所有集成式 FET、驅(qū)動(dòng)器電荷泵和數(shù)字邏輯控制器都會(huì)被禁用。消除 GVDD 欠壓條件后,將恢復(fù)正常運(yùn)行(驅(qū)動(dòng)器運(yùn)行)。一旦器件假定 VM,器件狀態(tài) (DEV_STS) 寄存器中的 RESET 位就會(huì)鎖存為高電平。RESET 位保持高電平狀態(tài),直到通過 CLR_FLT 位或 nSLEEP 引腳復(fù)位脈沖 (tRST) 將其清除為止。