ZHCSML3B June 2020 – May 2022 DRV8436
PRODUCTION DATA
如果已知環(huán)境溫度 TA 和總功率損耗 (PTOT)，則結(jié)溫 (TJ) 的計(jì)算公式為：TJ = TA + (PTOT x RθJA)
在一個符合 JEDEC 標(biāo)準(zhǔn)的 4 層 PCB 中，采用 HTSSOP 封裝時的結(jié)至環(huán)境熱阻 (RθJA) 為 31.3°C/W，而采用 VQFN 封裝時則為 41.3°C/W。
假設(shè)環(huán)境溫度為 25°C，則 HTSSOP 封裝的結(jié)溫為：
VQFN 封裝的結(jié)溫為：