ZHCSKN1B November 2019 – May 2021 DRV8899-Q1
PRODUCTION DATA
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細(xì)說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 步進(jìn)電機(jī)驅(qū)動(dòng)器電流額定值
- 7.3.2 PWM 電機(jī)驅(qū)動(dòng)器
- 7.3.3 微步進(jìn)分度器
- 7.3.4 通過 MCU DAC 控制 VREF
- 7.3.5 電流調(diào)節(jié)
- 7.3.6 衰減模式
- 7.3.7 消隱時(shí)間
- 7.3.8 電荷泵
- 7.3.9 線性穩(wěn)壓器
- 7.3.10 邏輯電平引腳圖
- 7.3.11 保護(hù)電路
- 7.4 器件功能模式
- 7.5 編程
- 7.6 寄存器映射
- 8 應(yīng)用和實(shí)施
- 9 電源建議
- 10布局
- 11器件和文檔支持
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
7.3.11.1 VM 欠壓鎖定 (UVLO)
圖 7-19 電源電壓斜坡曲線
圖 7-20 電源電壓斜坡曲線無論 VM 引腳電壓何時(shí)降至 UVLO 下降閾值電壓以下，都會(huì)禁用所有輸出（高阻態(tài)）以及電荷泵 (CP)。當(dāng) VM 電壓恢復(fù)至 UVLO 上升閾值電壓以上時(shí)，將恢復(fù)正常運(yùn)行（電機(jī)驅(qū)動(dòng)器和電荷泵）。
當(dāng) VM 引腳上的電壓低于 UVLO 下降閾值電壓（典型值 4.25V），但高于 VM UVLO 復(fù)位電壓（VRST，最大值 3.9V）時(shí)，可進(jìn)行 SPI 通信，器件的數(shù)字內(nèi)核有效，F(xiàn)AULT 和 UVLO 位在 SPI 寄存器中被設(shè)為高電平，并且 nFAULT 引腳被驅(qū)動(dòng)為低電平，如圖 7-19所示。在這種條件下，如果 VM 電壓恢復(fù)至高于 UVLO 上升閾值電壓（典型值 4.35V），nFAULT 引腳將會(huì)釋放（上拉至外部電壓），F(xiàn)AULT 位會(huì)復(fù)位，但 UVLO 位會(huì)保持鎖存為高電平，直到通過 CLR_FLT 位或 nSLEEP 復(fù)位脈沖被清除為止。
當(dāng) VM 引腳電壓低于 VM UVLO 復(fù)位電壓（VRST，最大值 3.9V）時(shí)， SPI 通信不可用，數(shù)字內(nèi)核關(guān)斷，F(xiàn)AULT 和 UVLO 位為低電平，并且 nFAULT 引腳為高電平。在后續(xù)的上電期間，當(dāng) VM 電壓超過 VRST 電壓時(shí)，數(shù)字內(nèi)核變?yōu)橛行?，UVLO 位保持低電平，但 FAULT 位設(shè)為高電平；并且 nFAULT 引腳被拉至低電平，如圖 7-20所示。當(dāng) VM 電壓超過 VM UVLO 上升閾值時(shí)，F(xiàn)AULT 位會(huì)復(fù)位，UVLO 位保持低電平，并且 nFAULT 引腳被拉高。