ZHCSU60A May 2023 – January 2024 PCMD3180-Q1
PRODUCTION DATA
IOVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應(yīng)用。不過,應(yīng)將 SHDNZ 引腳保持為低電平,直到 IOVDD 電源電壓穩(wěn)定至支持的工作電壓范圍。在所有電源穩(wěn)定后,將 SHDNZ 引腳設(shè)置為高電平以初始化器件。
對(duì)于電源上電要求,t1 和 t2 必須至少為 100μs。對(duì)于電源斷電要求,t3 和 t4 必須至少為 10ms。該時(shí)序(如15 所示)允許器件慢慢降低錄音數(shù)據(jù)的音量,關(guān)閉模擬和數(shù)字塊,以及將器件置于硬件關(guān)斷模式。如果使用 P0_R5_D[3:2] 位將 SHDNZ_CFG[1:0] 設(shè)置為 2'b00,則還可以立即將器件從工作模式置于硬件關(guān)斷模式。在這種情況下,t3 和 t4 需要至少為 100μs。
圖 9-1 電源時(shí)序要求時(shí)序圖確保電源斜坡速率低于 1V/μs,并且斷電和上電事件之間的等待時(shí)間至少為 100ms。對(duì)于低于 0.1V/ms 的電源斜坡速率,主機(jī)器件必須在進(jìn)行任何器件配置之前將軟件復(fù)位作為第一個(gè)事務(wù)應(yīng)用。
釋放 SHDNZ 后或軟件復(fù)位后,將器件的任何額外 I2C 或 SPI 事務(wù)延遲至少 2ms,以便器件可以初始化內(nèi)部寄存器。有關(guān)器件電源穩(wěn)定至建議的工作電壓電平后該器件如何在各種模式下運(yùn)行的詳細(xì)信息,請(qǐng)參閱節(jié) 6.4。
PCMD3180-Q1 通過集成片上數(shù)字穩(wěn)壓器 DREG 和模擬穩(wěn)壓器 AREG,支持單 AVDD 電源運(yùn)行。但是,如果系統(tǒng)中的 AVDD 電壓低于 1.98V,請(qǐng)將板載 AREG 和 AVDD 引腳短接,并通過將 P0_R2 的 AREG_SELECT 位保持為 1b'0(默認(rèn)值)來不啟用內(nèi)部 AREG。如果系統(tǒng)中使用的 AVDD 電源高于 2.7V,則主機(jī)器件可以在退出睡眠模式時(shí)將 AREG_SELECT 設(shè)置為 1'b1,以便器件內(nèi)部穩(wěn)壓器可以生成 AREG 電源。