ZHCSU60A May 2023 – January 2024 PCMD3180-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細(xì)說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環(huán) (PLL) 和時鐘生成
- 6.3.3 基準(zhǔn)電壓
- 6.3.4 麥克風(fēng)偏置
- 6.3.5 數(shù)字 PDM 麥克風(fēng)錄音通道
- 6.3.6
信號鏈處理
- 6.3.6.1 可編程數(shù)字音量控制
- 6.3.6.2 可編程通道增益校準(zhǔn)
- 6.3.6.3 可編程通道相位校準(zhǔn)
- 6.3.6.4 可編程數(shù)字高通濾波器
- 6.3.6.5 可編程數(shù)字雙二階濾波器
- 6.3.6.6 可編程通道加法器和數(shù)字混頻器
- 6.3.6.7
可配置數(shù)字抽取濾波器
- 6.3.6.7.1
線性相位濾波器
- 6.3.6.7.1.1 采樣速率：8 kHz 或 7.35 kHz
- 6.3.6.7.1.2 采樣速率：16 kHz 或 14.7 kHz
- 6.3.6.7.1.3 采樣速率：24 kHz 或 22.05 kHz
- 6.3.6.7.1.4 采樣速率：32kHz 或 29.4 kHz
- 6.3.6.7.1.5 采樣速率：48 kHz 或 44.1 kHz
- 6.3.6.7.1.6 采樣速率：96 kHz 或 88.2 kHz
- 6.3.6.7.1.7 采樣速率：192 kHz 或 176.4 kHz
- 6.3.6.7.1.8 采樣速率：384 kHz 或 352.8 kHz
- 6.3.6.7.1.9 采樣速率：768kHz 至 705.6kHz
- 6.3.6.7.2 低延遲濾波器
- 6.3.6.7.3 超低延遲濾波器
- 6.3.6.7.1
線性相位濾波器
- 6.3.7 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 6.4 器件功能模式
- 6.5 編程
-
7 寄存器映射
- 7.1
器件配置寄存器
- 7.1.1 寄存器匯總表格（頁面=0x00）
- 7.1.2 88
- 7.1.3
寄存器說明
- 7.1.3.1 PAGE_CFG 寄存器（頁面 = 0x00，地址 = 0x00）[復(fù)位 = 0h]
- 7.1.3.2 SW_RESET 寄存器（頁面 = 0x00，地址 = 0x01）[復(fù)位 = 0h]
- 7.1.3.3 SLEEP_CFG 寄存器（頁面 = 0x00，地址 = 0x02）[復(fù)位 = 0h]
- 7.1.3.4 SHDN_CFG 寄存器（頁面 = 0x00，地址 = 0x05）[復(fù)位 = 5h]
- 7.1.3.5 ASI_CFG0 寄存器（頁面 = 0x00，地址 = 0x07）[復(fù)位 = 30h]
- 7.1.3.6 ASI_CFG1 寄存器（頁面 = 0x00，地址 = 0x08）[復(fù)位 = 0h]
- 7.1.3.7 ASI_CFG2 寄存器（頁面 = 0x00，地址 = 0x09）[復(fù)位 = 0h]
- 7.1.3.8 ASI_CH1 寄存器（頁面 = 0x00，地址 = 0x0B）[復(fù)位 = 0h]
- 7.1.3.9 ASI_CH2 寄存器（頁面 = 0x00，地址 = 0x0C）[復(fù)位 = 1h]
- 7.1.3.10 ASI_CH3 寄存器（頁面 = 0x00，地址 = 0x0D）[復(fù)位 = 2h]
- 7.1.3.11 ASI_CH4 寄存器（頁面 = 0x00，地址 = 0x0E）[復(fù)位 = 3h]
- 7.1.3.12 ASI_CH5 寄存器（頁面 = 0x00，地址 = 0x0F）[復(fù)位 = 4h]
- 7.1.3.13 ASI_CH6 寄存器（頁面 = 0x00，地址 = 0x10）[復(fù)位 = 5h]
- 7.1.3.14 ASI_CH7 寄存器（頁面 = 0x00，地址 = 0x11）[復(fù)位 = 6h]
- 7.1.3.15 ASI_CH8 寄存器（頁面 = 0x00，地址 = 0x12）[復(fù)位 = 7h]
- 7.1.3.16 MST_CFG0 寄存器（頁面 = 0x00，地址 = 0x13）[復(fù)位 = 2h]
- 7.1.3.17 MST_CFG1 寄存器（頁面 = 0x00，地址 = 0x14）[復(fù)位 = 48h]
- 7.1.3.18 ASI_STS 寄存器（頁面 = 0x00，地址 = 0x15）[復(fù)位 = FFh]
- 7.1.3.19 CLK_SRC 寄存器（頁面 = 0x00，地址 = 0x16）[復(fù)位 = 10h]
- 7.1.3.20 PDMCLK_CFG 寄存器（頁面 = 0x00，地址 = 0x1F）[復(fù)位 = 40h]
- 7.1.3.21 PDMIN_CFG 寄存器（頁面 = 0x00，地址 = 0x20）[復(fù)位 = 0h]
- 7.1.3.22 GPIO_CFG0 寄存器（頁面 = 0x00，地址 = 0x21）[復(fù)位 = 22h]
- 7.1.3.23 GPO_CFG0 寄存器（頁面 = 0x00，地址 = 0x22）[復(fù)位 = 0h]
- 7.1.3.24 GPO_CFG1 寄存器（頁面 = 0x00，地址 = 0x23）[復(fù)位 = 0h]
- 7.1.3.25 GPO_CFG2 寄存器（頁面 = 0x00，地址 = 0x24）[復(fù)位 = 0h]
- 7.1.3.26 PO_CFG3 寄存器（頁面 = 0x00，地址 = 0x25）[復(fù)位 = 0h]
- 7.1.3.27 GPO_VAL 寄存器（頁面 = 0x00，地址 = 0x29）[復(fù)位 = 0h]
- 7.1.3.28 GPIO_MON 寄存器（頁面 = 0x00，地址 = 0x2A）[復(fù)位 = 0h]
- 7.1.3.29 GPI_CFG0 寄存器（頁面 = 0x00，地址 = 0x2B）[復(fù)位 = 0h]
- 7.1.3.30 GPI_CFG1 寄存器（頁面 = 0x00，地址 = 0x2C）[復(fù)位 = 0h]
- 7.1.3.31 GPI_MON 寄存器（頁面 = 0x00，地址 = 0x2F）[復(fù)位 = 0h]
- 7.1.3.32 INT_CFG 寄存器（頁面 = 0x00，地址 = 0x32）[復(fù)位 = 0h]
- 7.1.3.33 INT_MASK0 寄存器（頁面 = 0x00，地址 = 0x33）[復(fù)位 = FFh]
- 7.1.3.34 INT_LTCH0 寄存器（頁面 = 0x00，地址 = 0x36）[復(fù)位 = 0h]
- 7.1.3.35 BIAS_CFG 寄存器（頁面 = 0x00，地址 = 0x3B）[復(fù)位 = 0h]
- 7.1.3.36 CH1_CFG0 寄存器（頁面 = 0x00，地址 = 0x3C）[復(fù)位 = 0h]
- 7.1.3.37 CH1_CFG2 寄存器（頁面 = 0x00，地址 = 0x3E）[復(fù)位 = C9h]
- 7.1.3.38 CH1_CFG3 寄存器（頁面 = 0x00，地址 = 0x3F）[復(fù)位 = 80h]
- 7.1.3.39 CH1_CFG4 寄存器（頁面 = 0x00，地址 = 0x40）[復(fù)位 = 0h]
- 7.1.3.40 CH2_CFG0 寄存器（頁面 = 0x00，地址 = 0x41）[復(fù)位 = 0h]
- 7.1.3.41 CH2_CFG2 寄存器（頁面 = 0x00，地址 = 0x43）[復(fù)位 = C9h]
- 7.1.3.42 CH2_CFG3 寄存器（頁面 = 0x00，地址 = 0x44）[復(fù)位 = 80h]
- 7.1.3.43 CH2_CFG4 寄存器（頁面 = 0x00，地址 = 0x45）[復(fù)位 = 0h]
- 7.1.3.44 CH3_CFG0 寄存器（頁面 = 0x00，地址 = 0x46）[復(fù)位 = 0h]
- 7.1.3.45 CH3_CFG2 寄存器（頁面 = 0x00，地址 = 0x48）[復(fù)位 = C9h]
- 7.1.3.46 CH3_CFG3 寄存器（頁面 = 0x00，地址 = 0x49）[復(fù)位 = 80h]
- 7.1.3.47 CH3_CFG4 寄存器（頁面 = 0x00，地址 = 0x4A）[復(fù)位 = 0h]
- 7.1.3.48 CH4_CFG0 寄存器（頁面 = 0x00，地址 = 0x4B）[復(fù)位 = 0h]
- 7.1.3.49 CH4_CFG2 寄存器（頁面 = 0x00，地址 = 0x4D）[復(fù)位 = C9h]
- 7.1.3.50 CH4_CFG3 寄存器（頁面 = 0x00，地址 = 0x4E）[復(fù)位 = 80h]
- 7.1.3.51 CH4_CFG4 寄存器（頁面 = 0x00，地址 = 0x4F）[復(fù)位 = 0h]
- 7.1.3.52 CH5_CFG0 寄存器（頁面 = 0x00，地址 = 0x50）[復(fù)位 = 0h]
- 7.1.3.53 CH5_CFG2 寄存器（頁面 = 0x00，地址 = 0x52）[復(fù)位 = C9h]
- 7.1.3.54 CH5_CFG3 寄存器（頁面 = 0x00，地址 = 0x53）[復(fù)位 = 80h]
- 7.1.3.55 CH5_CFG4 寄存器（頁面 = 0x00，地址 = 0x54）[復(fù)位 = 0h]
- 7.1.3.56 CH6_CFG0 寄存器（頁面 = 0x00，地址 = 0x55）[復(fù)位 = 0h]
- 7.1.3.57 CH6_CFG2 寄存器（頁面 = 0x00，地址 = 0x57）[復(fù)位 = C9h]
- 7.1.3.58 CH6_CFG3 寄存器（頁面 = 0x00，地址 = 0x58）[復(fù)位 = 80h]
- 7.1.3.59 CH6_CFG4 寄存器（頁面 = 0x00，地址 = 0x59）[復(fù)位 = 0h]
- 7.1.3.60 CH7_CFG0 寄存器（頁面 = 0x00，地址 = 0x5A）[復(fù)位 = 0h]
- 7.1.3.61 CH7_CFG2 寄存器（頁面 = 0x00，地址 = 0x5C）[復(fù)位 = C9h]
- 7.1.3.62 CH7_CFG3 寄存器（頁面 = 0x00，地址 = 0x5D）[復(fù)位 = 80h]
- 7.1.3.63 CH7_CFG4 寄存器（頁面 = 0x00，地址 = 0x5E）[復(fù)位 = 0h]
- 7.1.3.64 CH8_CFG0 寄存器（頁面 = 0x00，地址 = 0x5F）[復(fù)位 = 0h]
- 7.1.3.65 CH8_CFG2 寄存器（頁面 = 0x00，地址 = 0x61）[復(fù)位 = C9h]
- 7.1.3.66 CH8_CFG3 寄存器（頁面 = 0x00，地址 = 0x62）[復(fù)位 = 80h]
- 7.1.3.67 CH8_CFG4 寄存器（頁面 = 0x00，地址 = 0x63）[復(fù)位 = 0h]
- 7.1.3.68 DSP_CFG0 寄存器（頁面 = 0x00，地址 = 0x6B）[復(fù)位 = 1h]
- 7.1.3.69 DSP_CFG1 寄存器（頁面 = 0x00，地址 = 0x6C）[復(fù)位 = 40h]
- 7.1.3.70 IN_CH_EN 寄存器（頁面 = 0x00，地址 = 0x73）[復(fù)位 = F0h]
- 7.1.3.71 ASI_OUT_CH_EN 寄存器（頁面 = 0x00，地址 = 0x74）[復(fù)位 = 0h]
- 7.1.3.72 PWR_CFG 寄存器（頁面 = 0x00，地址 = 0x75）[復(fù)位 = 0h]
- 7.1.3.73 DEV_STS0 寄存器（頁面 = 0x00，地址 = 0x76）[復(fù)位 = 0h]
- 7.1.3.74 DEV_STS1 寄存器（頁面 = 0x00，地址 = 0x77）[復(fù)位 = 80h]
- 7.1.3.75 I2C_CKSUM 寄存器（頁面 = 0x00，地址 = 0x7E）[復(fù)位 = 00h]
- 7.2 可編程系數(shù)寄存器
- 7.1
器件配置寄存器
- 8 應(yīng)用和實(shí)施
- 9 電源相關(guān)建議
- 10布局
- 11器件和文檔支持
- 12修訂歷史記錄
- 13機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
6.3.6.6 可編程通道加法器和數(shù)字混頻器
如果應(yīng)用所需的 SNR 高于每個通道支持的 SNR，可以使用器件數(shù)字求和模式。在該模式下，數(shù)字錄音數(shù)據(jù)會以相等的權(quán)重因子在通道上求和，這有助于降低等效錄音噪聲。表 6-17 列出了通道求和模式可用的配置設(shè)置。
表 6-17 通道求和模式可編程設(shè)置
| P0_R107_D[3:2]：CH_SUM[1:0] | 輸入通道的通道加法模式 | SNR 和動態(tài)范圍提升 |
|---|---|---|
| 00（默認(rèn)值） | 通道求和模式禁用 | 不適用 |
| 01 | 輸出通道 1 =（輸入通道 1 + 輸入通道 2）/2 | SNR 和動態(tài)范圍提升 3dB |
| 輸出通道 2 =（輸入通道 1 + 輸入通道 2）/2 | ||
| 輸出通道 3 =（輸入通道 3 + 輸入通道 4）/2 | SNR 和動態(tài)范圍提升 3dB | |
| 輸出通道 4 =（輸入通道 3 + 輸入通道 4）/2 | ||
| 10 | 輸出通道 1 = (輸入通道 1 + 輸入通道 2 + 輸入通道 3 + 輸入通道 4)/4 | SNR 和動態(tài)范圍提升 6dB |
| 輸出通道 2 = (輸入通道 1 + 輸入通道 2 + 輸入通道 3 + 輸入通道 4)/4 | ||
| 輸出通道 3 = (輸入通道 1 + 輸入通道 2 + 輸入通道 3 + 輸入通道 4)/4 | ||
| 輸出通道 4 = (輸入通道 1 + 輸入通道 2 + 輸入通道 3 + 輸入通道 4)/4 | ||
| 11 | 保留（不使用此設(shè)置） | 不適用 |
該器件還支持完全可編程的混頻器功能，該功能可以將各種輸入通道與其自定義可編程比例因子進(jìn)行混頻，以生成最終輸出通道?？删幊袒祛l器功能僅在 CH_SUM[1:0] 設(shè)置為 2'b00 時可用。只有輸入通道 1 至通道 4 支持混頻器功能。圖 6-18 所示的方框圖描述了混頻器 1 用于生成輸出通道 1 的操作。節(jié) 7.2.3 一節(jié)介紹了混頻器操作的可編程系數(shù)。所有混頻器系數(shù)均為使用 1.31 數(shù)字格式的 32 位二進(jìn)制補(bǔ)碼數(shù)字。值 0x7FFFFFFF 相當(dāng)于 +1（0dB 增益），值 0x00000000 相當(dāng)于靜音（零數(shù)據(jù)），這兩者之間的所有值都設(shè)置混頻器衰減（使用方程式 3 計算）。如果 MSB 設(shè)置為“1”，則衰減保持不變，但信號相位反轉(zhuǎn)。
方程式 3. hex2dec (value) / 231
圖 6-18 可編程數(shù)字混頻器方框圖混頻器 2、混頻器 3 和混頻器 4 會執(zhí)行類似的混頻器操作，分別生成輸出通道 2、通道 3 和通道 4。