ZHCACB2A March 2023 – November 2023 AM2732 , AM2732-Q1
5.2 QSPI 存儲器控制器實現(xiàn)
QSPI 存儲器是 AM273x MCU 的主要引導存儲器位置。此存儲器接口的良好信號完整性對于 AM273x MCU 的基本 QSPI 引導操作至關重要。還需要額外的上拉電阻器。
- 包括一個芯片選擇上拉電阻器，以確保器件通常處于讀取/寫入禁用狀態(tài)，直到 AM273x QSPI 控制器在新的讀取/寫入事務開始時將芯片選擇驅動為低電平。
- 包括一個上拉電阻器，用于在默認情況下禁用寫保護模式
- 包括一個上拉電阻器，用于在默認情況下禁用保持模式
圖 5-2 摘自 AM273x GPEVM 原理圖 – AM273x QSPI 控制器和 GD25B64CWAG NOR 閃存圖 5-3 和表 5-2 中提供了 QSPI 存儲器接口的附加布線指南。這些指南應用作最大布線和偏斜匹配限制。
圖 5-3 AM273x QSPI - 布線規(guī)則圖表 5-2 AM273x QSPI – 建議的布線規(guī)則
| 規(guī)格編號 | 規(guī)格 | 值 | 單位 |
|---|---|---|---|
| 1 | QSPI_CLK、QSPI_CS0、QSPI_D[3:0] 最大延遲 | 450 | ps |
| 2 | QSPI_CLK 至 QSPI_D[3:0] 最大偏斜 | 50 | ps |
| 3 | 近似最大布線距離 | 3214 | mil |
| 4 | 近似最大布線偏斜 | 357 | mil |
| 5 | 串聯(lián)端接電阻器（上圖中的 R1）應靠近 AM273x 的 QSPI_CLK 發(fā)送引腳放置，以控制時鐘線路的上升時間和反射。 | 可變，0 到 40 | ? |
| 6 | 串聯(lián)端接電阻（上圖中的 R2）應靠近所連接存儲器的 QSPI 數(shù)據(jù)引腳放置，以控制數(shù)據(jù)線路的上升時間和反射。 | 可變，0 到 40 | ? |
注： 假設 50Ω FR4 微帶或帶狀線傳輸線路中的傳播延遲典型值為 140ps/inch，計算出的近似布線距離。應使用 2D 場求解器或適當?shù)姆忾]式近似阻抗公式，以找出特定的給定層疊和布線的更精確的傳播延遲。
建議將 QSPI 存儲器并置于 AM273x BGA 封裝附近，這樣可以實現(xiàn)使延遲裕度和偏斜裕度達到更大的布線。如圖 5-3 所示，還建議在 QSPI 控制器時鐘發(fā)送引腳附近添加一個串聯(lián)端接電阻器。同樣，也應在 QSPI 器件的數(shù)據(jù)引腳上添加串聯(lián)端接。在讀取四倍讀取操作（將是存儲器更常用的工作模式）期間，這有助于在數(shù)據(jù)線路上創(chuàng)建受控良好的邊沿。