為了更大限度地提高 ADC 的 SNR 性能,需要超低抖動 (< 50fs) 采樣時鐘。圖 8-2 顯示了估算的 SNR 性能與輸入頻率和外部時鐘抖動之間的關(guān)系。內(nèi)部 ADC 孔徑抖動也與時鐘振幅有關(guān)(輸入頻率越高越敏感),如圖 8-3 所示。使用均值計算和/或抽取時,應(yīng)先估算單個 ADC 內(nèi)核的 SNR,然后再添加內(nèi)部均值計算和/或抽取帶來的 SNR 改善。
圖 8-2 SNR 與 TJitter 間的關(guān)系
圖 8-3 交流性能與時鐘振幅間的關(guān)系