ZHCSIX2B October 2018 – January 2026 TPS65216
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 喚醒以及上電和斷電序列
- 6.4 器件功能模式
- 7 寄存器映射
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RSL|48
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RSL|48
訂購信息
6.3.1.8 UVLO
根據(jù) IN_BIAS 引腳輸入電壓的壓擺率，TPS65216 的電源軌將在 VULVO 或 VULVO + VHYS 下啟用。
如果 IN_BIAS 電壓的壓擺率大于 30V/s，則 TPS65216 將在 VULVO 下上電。一旦輸入電壓升至此電平以上，則在 PMIC 關斷之前，輸入電壓可能會降至 VUVLO 電平。在這種情況下，如果輸入電壓降至 VUVLO 以下但高于 2.55V，則輸入電壓必須在不到 5ms 的時間內恢復為高于 VUVLO，器件才能保持運行狀態(tài)。
如果 IN_BIAS 電壓的壓擺率小于 30V/s，則 TPS65216 將在 VULVO + VHYS 下上電。一旦輸入電壓升至此電平以上，則在 PMIC 關斷之前，輸入電壓可能會降至 VUVLO 電平。在這種情況下，如果輸入電壓降至 VUVLO 以下但高于 2.5V，則輸入電壓必須在不到 5ms 的時間內恢復為高于 VUVLO + VHYS，器件才能保持運行狀態(tài)。
在任何一種壓擺率情況下，如果輸入電壓降至 2.5V 以下，則數(shù)字內核將復位，所有其余電源軌將立即關斷，并由其內部放電電路（DCDC1-4 和 LDO1）將其拉低至接地電平。
圖 6-11 UVLO 和遲滯的定義在 UVLO 觸發(fā)后，內部 LDO 會阻止電流從其輸出電容器流回 IN_BIAS 引腳，從而使數(shù)字內核和放電電路在有限的時間內保持通電狀態(tài)，以便正確關斷和對輸出軌放電。保持時間由連接到 INT_LDO 的電容器的值決定。更多詳細信息，請參閱內部 LDO (INT_LDO)。