ZHCSIX2B October 2018 – January 2026 TPS65216
PRODUCTION DATA
內(nèi)部 LDO 為內(nèi)部數(shù)字內(nèi)核和模擬電路提供穩(wěn)定電壓。內(nèi)部 LDO 的標(biāo)稱輸出電壓為 2.5V,可支持高達(dá) 10mA 的外部負(fù)載。
當(dāng)系統(tǒng)電源出現(xiàn)故障時(shí),UVLO 比較器將觸發(fā)斷電序列。如果系統(tǒng)電源電壓降至 以下,則數(shù)字內(nèi)核將復(fù)位,所有其余電源軌將立即關(guān)斷,并由其內(nèi)部放電電路(DCDC1-4 和 LDO1)將其拉低至接地電平。
內(nèi)部 LDO 反向會(huì)阻止 INT_LDO 引腳上的輸出電容器 (CINT_LDO) 放電。INT_LDO 輸出電容器上的剩余電量為電源軌放電電路提供電源,以確保即使系統(tǒng)電源發(fā)生故障,輸出也會(huì)放電至接地。電氣特性中指定的保持時(shí)間量是輸出電容值 (CINT_LDO) 與 INT_LDO 引腳上的外部負(fù)載量(如果有)的函數(shù)。此設(shè)計(jì)可讓保持時(shí)間足以使 DCDC1-4 和 LDO1 充分放電,從而確保正確的處理器斷電時(shí)序。
圖 6-9 內(nèi)部 LDO 和 UVLO 檢測