所分析的所有三種短路保護(hù)方法都能夠在 SCT 1 條件下安全地關(guān)斷 SiC MOSFET。不過，所呈現(xiàn)的設(shè)計(jì)之間存在差異。

表 5-2 列出了各短路保護(hù)方法的比較結(jié)果。在評(píng)估的方法中，基于分流器的設(shè)計(jì)在響應(yīng)時(shí)間和精度方面脫穎而出。但是，該方法的局限性在于硬關(guān)斷事件中漏源電壓的過沖最高。可通過以下方法緩解此問題：優(yōu)化 PCB 布局來盡可能減小雜散電感，使 SiC MOSFET 能夠以更高速度關(guān)斷，而不會(huì)出現(xiàn)漏源電壓過度過沖。

基于霍爾效應(yīng)傳感器的方法滿足對(duì)響應(yīng)時(shí)間和精度的典型要求，并且與基于分流器的解決方案相比具有更低的功率損耗。然而，在短路事件中 di_SC/dt 較高時(shí)，霍爾效應(yīng)傳感器本質(zhì)上更易受到干擾，這使 PCB 布局變得至關(guān)重要。

基于去飽和的保護(hù)包含軟關(guān)斷特性，有助于逐漸關(guān)斷短路電流，從而顯著降低漏源電壓過沖。這放寬了 PCB 設(shè)計(jì)限制，允許采用雜散電感更高的電路，還允許 SiC MOSFET 以最大速度開關(guān)，從而更大限度地減少正常運(yùn)行期間的能量損耗。不過，去飽和方法的主要局限性在于 SCT 1 故障期間的響應(yīng)時(shí)間相對(duì)較長(zhǎng)。為了縮短此響應(yīng)時(shí)間，必須進(jìn)行設(shè)計(jì)優(yōu)化，以便在發(fā)生短路事件時(shí)保持安全關(guān)斷。

總之，這三種選擇在不同方面有著各自的優(yōu)勢(shì)和局限性。

• 響應(yīng)時(shí)間?；诜至髌鞯姆椒ň哂凶疃痰捻憫?yīng)時(shí)間，而其他兩種方法也可以滿足典型的響應(yīng)時(shí)間要求。
• 精度?；诜至髌鞯姆椒ㄔ谶^流閾值上具有最高的精度。
• 功率損耗?；诜至髌鞯姆椒ê突诨魻栃?yīng)的方法會(huì)增加系統(tǒng)的額外損耗，而使用基于去飽和的方法的額外損耗可以忽略不計(jì)。
• 電壓過沖?；谌ワ柡偷姆椒ň哂凶畹偷倪^沖，因?yàn)樗哂熊涥P(guān)斷特性。
• PCB 布局。電流傳感器的實(shí)現(xiàn)會(huì)影響換向單元的雜散電感，而去飽和實(shí)現(xiàn)的影響可以忽略不計(jì)，因?yàn)椴恍枰獙⑵洳迦腚娏髀窂街小?/li>
• 成本：具有去飽和保護(hù)和軟關(guān)斷特性的柵極驅(qū)動(dòng)器通常比替代方法中使用的標(biāo)準(zhǔn)柵極驅(qū)動(dòng)器更昂貴。

因此，這三種解決方案適用于不同的場(chǎng)景，具體取決于客戶的要求?；诜至髌鞯姆椒ㄌ貏e適用于需要高響應(yīng)速度和精度的情況?；诨魻栃?yīng)的方法特別適用于需要更低損耗和電流值來實(shí)現(xiàn)冗余軟件保護(hù)的情況?；谌ワ柡偷姆椒ㄌ貏e適用于需要更低電壓過沖和簡(jiǎn)單 PCB 布局的情況。