久久国产精品永久免费,欧美日韩精品一级片

ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA

封裝選項

請參考 PDF 數據表獲取器件具體的封裝圖。

機械數據 (封裝 | 引腳)

PTP|176

散熱焊盤機械數據 (封裝 | 引腳)

PTP|176
- PPTD140B

訂購信息

8.2.7 模數轉換器 (ADC) 模塊

圖 8-8顯示了一個 ADC 模塊的簡化功能方框圖ADC 模塊由一個帶有內置采樣保持 (S/H) 電路的 12 位 ADC 組成。ADC 模塊的功能包括：

具有內置 S/H 的 12 位 ADC 內核
模擬輸入：0.0V 至 3.0V（高于 3.0V 的電壓產生滿量程轉換結果）。
快速轉換率：在 25MHz ADC 時鐘、12.5MSPS 條件下高達 80ns
16 個專用 ADC 通道。每次采樣/保持都有復用的 8 通道
自動定序功能在單次會話中可提供多達 16 次“自動轉換”。可將每次轉換編程為選擇 16 個輸入信道中的任何一個。
序列發(fā)生器可運行為 2 個獨立的 8 態(tài)序列發(fā)生器，或作為 1 個較大的 16 態(tài)序列發(fā)生器（即 2 個級聯的 8 態(tài)序列發(fā)生器）。
用于存儲轉換值的 16 個結果寄存器（可分別尋址）
- 輸入模擬電壓的數值源自：
作為轉換開始序列 (SOC) 源的多個觸發(fā)器
- S/W - 軟件立即啟動
- ePWMM 轉換開始
- XINT2 ADC 轉換開始
靈活的中斷控制允許每個序列結束 (EOS) 或每個其它 EOS 上的中斷請求。
序列發(fā)生器可運行于“啟/?！蹦Ｊ?，從而實現多個“時序觸發(fā)器”同步轉換。
SOCA 和 SOCB 觸發(fā)器可獨立運行在雙序列發(fā)生器模式中。
采樣保持 (S/H) 采集時間窗口具有獨立的預分頻控制。

2833x/2823x 器件中的 ADC 模塊已經被增強以便為 ePWM 外設提供靈活接口。ADC 接口被建立在一個快速，12 位 ADC 模塊上，此模塊在25MHzADC 時鐘上的快速轉換率高達80ns。ADC 模塊有 16 個通道，可配置為兩個獨立的 8 通道模塊?？蓪?2 個獨立的 8 信道模塊級聯成 1 個 16 信道模塊。盡管有多個輸入通道和 2 個序列發(fā)生器，但 ADC 模塊中只有一個轉換器。圖 8-8 顯示了 ADC 模塊的框圖。

2 個 8 通道模塊可自動對一系列轉換定序，每個模塊可以通過模擬 MUX 選擇其中一個可用 8 信道。在級聯模式中，自動序列發(fā)生器將作為一個單個 16 通道序列發(fā)生器使用。在每個序列發(fā)生器上，一旦轉換完成，所選的通道值將存儲在各自的 RESULT 寄存器中。系統(tǒng)可使用自動定序功能多次轉換同一信道，以便用戶執(zhí)行過采樣算法。這種過采樣算法可提供比傳統(tǒng)的單一采樣轉換結果更高的分辨率。

圖 8-8 ADC 模塊的方框圖

要獲得指定的 ADC 精度，正確的電路板布局非常關鍵。為盡可能達到最佳效果，引入 ADCIN 引腳的走線不應太靠近數字信號通道。這是為了最大程度地減少數字線路上因 ADC 輸入耦合而產生的開關噪聲。另外，必須采用適當的隔離技術來將 ADC 模塊電源引腳（V_DD1A18、V_DD2A18、V_DDA2、V_DDAIO）與數字電源隔開。圖 8-9 顯示了這些器件的 ADC 引腳連接。

注：

用 SYSCLKOUT 速率對 ADC 寄存器進行訪問。ADC 模塊的內部時序由高速外設時鐘 (HSPCLK) 控制。
基于 ADCENCLK 和 HALT 信號的 ADC 模塊的運行方式如下：
- ADCENCLK：復位時，這個信號為低電平。雖然復位為低電平有效 (XRS)，寄存器的時鐘將仍正常工作。有必要確保所有寄存器和模式進入它們的復位狀態(tài)。然而，模擬模塊將處于一個低功耗非激活狀態(tài)。一旦復位變成高電平，那么到寄存器的時鐘將被禁用。當用戶將 ADCENCLK 信號設定為高電平時，那么到寄存器的時鐘將被啟用并且模擬模塊將被啟用。在 ADC 穩(wěn)定并且可被使用之前，將有一個特定的時間延遲（毫秒范圍內）。
- 停機：這個模式只影響模擬模塊。它不影響寄存器。在這個模式下，ADC 模塊進入低功耗模式。這個模式將停止到 CPU 的時鐘，即 HSPCLK；因此，將間接的關閉 ADC 邏輯。

圖 8-9顯示了針對內部基準的 ADC 引腳偏置而圖 8-10顯示了針對外部基準的 ADC 引腳偏置。

A. TAIYO YUDEN LMK212BJ225MG-T 或等效器件

B. 建議在所有電源引腳上使用外部去耦合電容器。

C. 必須從不會降低 ADC 性能的運算放大器上驅動模擬輸入。

圖 8-9 與內部基準的 ADC 引腳連接

A. TAIYO YUDEN LMK212BJ225MG-T 或等效器件

B. 建議在所有電源引腳上使用外部去耦合電容器。

C. 模擬輸入必須由一個運算放大器驅動，此運算放大器不會降低 ADC 性能。

D. 根據這個引腳上的電壓，通過改變 ADC 基準選擇寄存器中的位 15:14 可啟用 ADCREFIN 上的外部電壓。TI 建議使用 TI 組件 REF3020 或者等效組件來生成 2.048V 電壓。總體增益精度將由這個電壓源的精度確定。

圖 8-10 與外部基準的 ADC 引腳連接

注：

任何推薦組件的額定溫度必須與最終產品的額定值相匹配。