ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
如果在XHOLD和XHOLDA同時(shí)為低電平時(shí)(授權(quán)外部總線(xiàn)訪(fǎng)問(wèn))HOLD 模式位被設(shè)定,XHOLDA信號(hào)被強(qiáng)制為高電平(在當(dāng)前周期的末尾)并且外部接口不再為高阻抗模式。
復(fù)位 (XRS) 時(shí),HOLD 模式位設(shè)為 0。如果XHOLD信號(hào)在系統(tǒng)復(fù)位時(shí)為低電平有效,總線(xiàn)和所有信號(hào)選通必須為高阻抗模式,并且XHOLDA信號(hào)也被驅(qū)動(dòng)為低電平有效。
當(dāng) HOLD 模式被啟用并且XHOLDA 為低電平有效(外部總線(xiàn)置為有效),CPU 仍然可以從內(nèi)部存儲(chǔ)器執(zhí)行代碼。如果對(duì)外部接口進(jìn)行訪(fǎng)問(wèn),在XHOLD信號(hào)被去除前,CPU 暫停。
一個(gè)內(nèi)部 DMA 請(qǐng)求,當(dāng)被批準(zhǔn)時(shí),將以下信號(hào)置為高阻抗模式:
| XA[19:0] | XZCS0 | |||
| XD[31:0], XD[15:0] | XZCS6 | |||
| XWE0, XWE1, XRD | XZCS7 | |||
| XR/ W |
在這些信號(hào)事件期間,所有在這個(gè)組中未列出的其它信號(hào)保持在它們的缺省值或者功能運(yùn)行模式。