ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 修訂歷史記錄
- 5 器件比較
- 6 終端配置和功能
-
7 規(guī)格
- 7.1 絕對(duì)最大額定值
- 7.2 ESD 等級(jí) - 汽車(chē)
- 7.3 ESD 等級(jí) - 商用
- 7.4 建議運(yùn)行條件
- 7.5 功耗摘要
- 7.6 電氣特性
- 7.7 熱阻特征
- 7.8 散熱設(shè)計(jì)注意事項(xiàng)
- 7.9
時(shí)序和開(kāi)關(guān)特性
- 7.9.1 時(shí)序參數(shù)符號(hào)
- 7.9.2 電源時(shí)序
- 7.9.3 時(shí)鐘要求和特性
- 7.9.4
外設(shè)
- 7.9.4.1 通用輸入/輸出（GPIO）
- 7.9.4.2 增強(qiáng)型控制外設(shè)
- 7.9.4.3 外部中斷時(shí)序
- 7.9.4.4 I2C 電氣特性和時(shí)序
- 7.9.4.5 串行外設(shè)接口 (SPI) 模塊
- 7.9.4.6
多通道緩沖串行端口 (McBSP) 模塊
- 7.9.4.6.1 McBSP 傳輸和接收時(shí)序
- 7.9.4.6.2
McBSP 作為 SPI 主器件或從器件時(shí)序
- 7.9.4.6.2.1 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP=10b，CLKXP=0）
- 7.9.4.6.2.2 McBSP 作為 SPI 主控或者受控開(kāi)關(guān)特性 (CLKSTP=10b，CLKXP=0)
- 7.9.4.6.2.3 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP=11b，CLKXP=0）
- 7.9.4.6.2.4 McBSP 作為 SPI 主控或者受控開(kāi)關(guān)特性 (CLKSTP= 11b，CLKXP= 0)
- 7.9.4.6.2.5 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP= 10b，CLKXP= 1）
- 7.9.4.6.2.6 McBSP 作為 SPI 主控或者受控開(kāi)關(guān)特性 (CLKSTP= 10b，CLKXP= 1)
- 7.9.4.6.2.7 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP= 11b，CLKXP= 1）
- 7.9.4.6.2.8 McBSP 作為 SPI 主器件或從器件開(kāi)關(guān)特性（CLKSTP= 11b，CLKXP= 1）
- 7.9.5 無(wú)信號(hào)緩沖情況下 MCU 與 JTAG 調(diào)試探針的連接
- 7.9.6
外部接口 (XINTF) 時(shí)序
- 7.9.6.1 USEREADY = 0
- 7.9.6.2 同步模式 (USEREADY=1，READYMODE=0)
- 7.9.6.3 異步模式 (USEREADY=1，READYMODE=1)
- 7.9.6.4 XINTF 信號(hào)與 XCLKOUT 一致
- 7.9.6.5 外部接口讀取時(shí)序
- 7.9.6.6 外部接口寫(xiě)入時(shí)序
- 7.9.6.7 帶有一個(gè)外部等待狀態(tài)的外部接口讀取準(zhǔn)備就緒時(shí)序
- 7.9.6.8 帶有一個(gè)外部等待狀態(tài)的外部接口寫(xiě)入準(zhǔn)備就緒時(shí)序
- 7.9.6.9 XHOLD 和 XHOLDA 時(shí)序
- 7.9.7 閃存定時(shí)
- 7.10 片載模數(shù)轉(zhuǎn)換器
- 7.11 F2833x 器件和 F2823x 器件之間的遷移
-
8 詳細(xì)說(shuō)明
- 8.1
簡(jiǎn)要說(shuō)明
- 8.1.1 C28x CPU
- 8.1.2 內(nèi)存總線(xiàn)（哈弗總線(xiàn)架構(gòu)）
- 8.1.3 外設(shè)總線(xiàn)
- 8.1.4 實(shí)時(shí) JTAG 和分析
- 8.1.5 外部接口(XINTF)
- 8.1.6 閃存
- 8.1.7 M0，M1 SARAM
- 8.1.8 L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
- 8.1.9 引導(dǎo) ROM
- 8.1.10 安全性
- 8.1.11 外設(shè)中斷擴(kuò)展 (PIE) 塊
- 8.1.12 外部中斷 (XINT1-XINT7，XNMI)
- 8.1.13 振蕩器和鎖相環(huán) (PLL)
- 8.1.14 看門(mén)狗
- 8.1.15 外設(shè)時(shí)鐘
- 8.1.16 低功耗模式
- 8.1.17 外設(shè)幀 0，1，2，3 (PFn)
- 8.1.18 通用輸入/輸出 (GPIO) 復(fù)用器
- 8.1.19 32 位 CPU 計(jì)時(shí)器 (0，1，2)
- 8.1.20 控制外設(shè)
- 8.1.21 串行端口外設(shè)
- 8.2
外設(shè)
- 8.2.1 DMA 概述
- 8.2.2 32 位 CPU 計(jì)時(shí)器 0，CPU 計(jì)時(shí)器 1，CPU 計(jì)時(shí)器 2
- 8.2.3 增強(qiáng)型 PWM 模塊
- 8.2.4 高分辨率 PWM (HRPWM)
- 8.2.5 增強(qiáng)型 CAP 模塊
- 8.2.6 增強(qiáng)型 QEP 模塊
- 8.2.7 模數(shù)轉(zhuǎn)換器 (ADC) 模塊
- 8.2.8 多通道緩沖串行端口 (McBSP) 模塊
- 8.2.9 增強(qiáng)型控制器局域網(wǎng) (eCAN) 模塊（eCAN-A 和 eCAN-B）
- 8.2.10 串行通信接口 (SCI) 模塊 (SCI-A，SCI-B，SCI-C)
- 8.2.11 串行外設(shè)接口 (SPI) 模塊（SPI-A）
- 8.2.12 內(nèi)部集成電路 (I2C)
- 8.2.13 GPIO MUX
- 8.2.14 外部接口 (XINTF)
- 8.3 內(nèi)存映射
- 8.4 寄存器映射
- 8.5 中斷
- 8.6 系統(tǒng)控制
- 8.7 低功率模式塊
- 8.1
簡(jiǎn)要說(shuō)明
- 9 應(yīng)用、實(shí)現(xiàn)和布局
- 10器件和文檔支持
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PTP|176
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PTP|176
訂購(gòu)信息
8.2.11 串行外設(shè)接口 (SPI) 模塊（SPI-A）
此器件包括四引腳串行外設(shè)接口 (SPI) 模塊。一個(gè) SPI 模塊 (SPI-A) 可用。SPI 是一個(gè)高速同步串行 I/O 端口，此端口允許已經(jīng)過(guò)長(zhǎng)度編程（1 至 16 位）的串行位流以可編程的位傳輸速率移入和移出器件。通常，SPI 用于 MCU 控制器和外部外設(shè)或者其他處理器之間的通信。典型應(yīng)用包含通過(guò)移位寄存器、顯示驅(qū)動(dòng)器和 ADC 等器件進(jìn)行外部 I/O或外設(shè)擴(kuò)展。多器件通信由 SPI 的主/從操作支持。
SPI 模塊的功能包括：
- 四個(gè)外部引腳：
- SPISOMI：SPI 從器件輸出/主器件輸入引腳
- SPISIMO：SPI 從器件輸入/主器件輸出引腳
- SPISTE：SPI 從器件發(fā)送使能引腳
- SPICLK：SPI 串行時(shí)鐘引腳
注：
如果 SPI 模塊未使用，所有四個(gè)引腳可用作 GPIO。
- 兩個(gè)運(yùn)行模式：主模式和從模式
波特率：125 個(gè)不同的可編程速率。
注：最大 I/O 引腳切換速度請(qǐng)見(jiàn)Topic Link Label7。
- 數(shù)據(jù)字長(zhǎng)度：1 至 16 數(shù)據(jù)位
- 四種計(jì)時(shí)方案（由時(shí)鐘極性和時(shí)鐘相位的位控制）包含：
- 無(wú)相位延遲的下降沿：SPICLK 高電平有效。SPI 在 SPICLK 信號(hào)的下降沿上發(fā)送數(shù)據(jù)，在 SPICLK 信號(hào)的上升沿上接收數(shù)據(jù)。
- 有相位延遲的下降沿：SPICLK 高電平有效。SPI 在 SPICLK 信號(hào)下降沿提前半個(gè)周期發(fā)送數(shù)據(jù)，在 SPICLK 信號(hào)的下降沿上接收數(shù)據(jù)。
- 無(wú)相位延遲的上升沿：SPICLK 低電平無(wú)效。SPI 在 SPICLK 信號(hào)的上升沿上發(fā)送數(shù)據(jù)，在 SPICLK 信號(hào)的下降沿上接收數(shù)據(jù)。
- 有相位延遲的上升沿：SPICLK 低電平無(wú)效。SPI 在 SPICLK 信號(hào)上升沿的半個(gè)周期之前發(fā)送數(shù)據(jù)，而在 SPICLK 信號(hào)的上升沿上接收數(shù)據(jù)。
- 同時(shí)接收和發(fā)送操作（可在軟件中禁用發(fā)送功能）
- 發(fā)送器和接收器操作通過(guò)中斷驅(qū)動(dòng)或輪詢(xún)算法完成。
- 9 個(gè) SPI 模塊控制寄存器：位于始于地址 7040h 的控制寄存器幀中。注：
此模塊中的所有寄存器都是連接至外設(shè)幀 2 的 16 位寄存器。當(dāng)訪(fǎng)問(wèn)寄存器時(shí)，寄存器數(shù)據(jù)位于低字節(jié) (7–0)，高字節(jié) (15–8) 讀取為零。對(duì)高字節(jié)的寫(xiě)入無(wú)效。
增強(qiáng)型特性：
- 16 級(jí)發(fā)送/接收 FIFO
- 經(jīng)延遲的發(fā)射控制
通過(guò)表 8-15 中列出的寄存器來(lái)配置和控制 SPI 端口操作。
表 8-15 SPI-A 寄存器
| 名稱(chēng) | 地址 | 大小 (x 16) | 說(shuō)明(1) |
|---|---|---|---|
| SPICCR | 0x7040 | 1 | SPI-A 配置控制寄存器 |
| SPICTL | 0x7041 | 1 | SPI-A 運(yùn)行控制寄存器 |
| SPISTS | 0x7042 | 1 | SPI-A 狀態(tài)寄存器 |
| SPIBRR | 0x7044 | 1 | SPI-A 波特率寄存器 |
| SPIRXEMU | 0x7046 | 1 | SPI-A 接收仿真緩沖寄存器 |
| SPIRXBUF | 0x7047 | 1 | SPI-A 串行輸入緩沖寄存器 |
| SPITXBUF | 0x7048 | 1 | SPI-A 串行輸出緩沖寄存器 |
| SPIDAT | 0x7049 | 1 | SPI-A 串行數(shù)據(jù)寄存器 |
| SPIFFTX | 0x704A | 1 | SPI-A FIFO 發(fā)送寄存器 |
| SPIFFRX | 0x704B | 1 | SPI-A FIFO 接收寄存器 |
| SPIFFCT | 0x704C | 1 | SPI-A FIFO 控制寄存器 |
| SPIPRI | 0x704F | 1 | SPI-A 優(yōu)先級(jí)控制寄存器 |
(1) 此表中的寄存器映射到外設(shè)幀 2。此空間只允許 16 位訪(fǎng)問(wèn)。32 位訪(fǎng)問(wèn)會(huì)生成未定義的后果。
圖 8-16是一個(gè)處于受控模式下 SPI 的方框圖。
A. SPISTE被主器件驅(qū)動(dòng)為用于從器件的低電平。
圖 8-16 SPI 模塊方框圖（從模式）