ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 器件比較
- 6 終端配置和功能
-
7 規(guī)格
- 7.1 絕對最大額定值
- 7.2 ESD 等級 - 汽車
- 7.3 ESD 等級 - 商用
- 7.4 建議運(yùn)行條件
- 7.5 功耗摘要
- 7.6 電氣特性
- 7.7 熱阻特征
- 7.8 散熱設(shè)計(jì)注意事項(xiàng)
- 7.9
時(shí)序和開關(guān)特性
- 7.9.1 時(shí)序參數(shù)符號
- 7.9.2 電源時(shí)序
- 7.9.3 時(shí)鐘要求和特性
- 7.9.4
外設(shè)
- 7.9.4.1 通用輸入/輸出（GPIO）
- 7.9.4.2 增強(qiáng)型控制外設(shè)
- 7.9.4.3 外部中斷時(shí)序
- 7.9.4.4 I2C 電氣特性和時(shí)序
- 7.9.4.5 串行外設(shè)接口 (SPI) 模塊
- 7.9.4.6
多通道緩沖串行端口 (McBSP) 模塊
- 7.9.4.6.1 McBSP 傳輸和接收時(shí)序
- 7.9.4.6.2
McBSP 作為 SPI 主器件或從器件時(shí)序
- 7.9.4.6.2.1 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP=10b，CLKXP=0）
- 7.9.4.6.2.2 McBSP 作為 SPI 主控或者受控開關(guān)特性 (CLKSTP=10b，CLKXP=0)
- 7.9.4.6.2.3 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP=11b，CLKXP=0）
- 7.9.4.6.2.4 McBSP 作為 SPI 主控或者受控開關(guān)特性 (CLKSTP= 11b，CLKXP= 0)
- 7.9.4.6.2.5 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP= 10b，CLKXP= 1）
- 7.9.4.6.2.6 McBSP 作為 SPI 主控或者受控開關(guān)特性 (CLKSTP= 10b，CLKXP= 1)
- 7.9.4.6.2.7 McBSP 作為 SPI 主器件或從器件時(shí)的時(shí)序要求（CLKSTP= 11b，CLKXP= 1）
- 7.9.4.6.2.8 McBSP 作為 SPI 主器件或從器件開關(guān)特性（CLKSTP= 11b，CLKXP= 1）
- 7.9.5 無信號緩沖情況下 MCU 與 JTAG 調(diào)試探針的連接
- 7.9.6
外部接口 (XINTF) 時(shí)序
- 7.9.6.1 USEREADY = 0
- 7.9.6.2 同步模式 (USEREADY=1，READYMODE=0)
- 7.9.6.3 異步模式 (USEREADY=1，READYMODE=1)
- 7.9.6.4 XINTF 信號與 XCLKOUT 一致
- 7.9.6.5 外部接口讀取時(shí)序
- 7.9.6.6 外部接口寫入時(shí)序
- 7.9.6.7 帶有一個(gè)外部等待狀態(tài)的外部接口讀取準(zhǔn)備就緒時(shí)序
- 7.9.6.8 帶有一個(gè)外部等待狀態(tài)的外部接口寫入準(zhǔn)備就緒時(shí)序
- 7.9.6.9 XHOLD 和 XHOLDA 時(shí)序
- 7.9.7 閃存定時(shí)
- 7.10 片載模數(shù)轉(zhuǎn)換器
- 7.11 F2833x 器件和 F2823x 器件之間的遷移
-
8 詳細(xì)說明
- 8.1
簡要說明
- 8.1.1 C28x CPU
- 8.1.2 內(nèi)存總線（哈弗總線架構(gòu)）
- 8.1.3 外設(shè)總線
- 8.1.4 實(shí)時(shí) JTAG 和分析
- 8.1.5 外部接口(XINTF)
- 8.1.6 閃存
- 8.1.7 M0，M1 SARAM
- 8.1.8 L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
- 8.1.9 引導(dǎo) ROM
- 8.1.10 安全性
- 8.1.11 外設(shè)中斷擴(kuò)展 (PIE) 塊
- 8.1.12 外部中斷 (XINT1-XINT7，XNMI)
- 8.1.13 振蕩器和鎖相環(huán) (PLL)
- 8.1.14 看門狗
- 8.1.15 外設(shè)時(shí)鐘
- 8.1.16 低功耗模式
- 8.1.17 外設(shè)幀 0，1，2，3 (PFn)
- 8.1.18 通用輸入/輸出 (GPIO) 復(fù)用器
- 8.1.19 32 位 CPU 計(jì)時(shí)器 (0，1，2)
- 8.1.20 控制外設(shè)
- 8.1.21 串行端口外設(shè)
- 8.2
外設(shè)
- 8.2.1 DMA 概述
- 8.2.2 32 位 CPU 計(jì)時(shí)器 0，CPU 計(jì)時(shí)器 1，CPU 計(jì)時(shí)器 2
- 8.2.3 增強(qiáng)型 PWM 模塊
- 8.2.4 高分辨率 PWM (HRPWM)
- 8.2.5 增強(qiáng)型 CAP 模塊
- 8.2.6 增強(qiáng)型 QEP 模塊
- 8.2.7 模數(shù)轉(zhuǎn)換器 (ADC) 模塊
- 8.2.8 多通道緩沖串行端口 (McBSP) 模塊
- 8.2.9 增強(qiáng)型控制器局域網(wǎng) (eCAN) 模塊（eCAN-A 和 eCAN-B）
- 8.2.10 串行通信接口 (SCI) 模塊 (SCI-A，SCI-B，SCI-C)
- 8.2.11 串行外設(shè)接口 (SPI) 模塊（SPI-A）
- 8.2.12 內(nèi)部集成電路 (I2C)
- 8.2.13 GPIO MUX
- 8.2.14 外部接口 (XINTF)
- 8.3 內(nèi)存映射
- 8.4 寄存器映射
- 8.5 中斷
- 8.6 系統(tǒng)控制
- 8.7 低功率模式塊
- 8.1
簡要說明
- 9 應(yīng)用、實(shí)現(xiàn)和布局
- 10器件和文檔支持
- 11機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PTP|176
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PTP|176
訂購信息
7.9.4.6.1.1 McBSP 時(shí)序要求
| 編號 | 最小值 | 最大值 | 單位 | |||
|---|---|---|---|---|---|---|
| McBSP 模塊時(shí)鐘（CLKG、CLKX、CLKR）范圍(1) | 1 | kHz | ||||
| 25 (3) | MHz | |||||
| McBSP 模塊周期時(shí)間（CLKG、CLKX、CLKR）范圍(1) | 40 | ns | ||||
| 1 | ms | |||||
| M11 | tc(CKRX) | 周期時(shí)間，CLKR/X(1) | CLKR/X 外部 | 2P(2) | ns | |
| M12 | tw(CKRX) | 脈沖持續(xù)時(shí)間，CLKR/X 高電平或者 CLKR/X 低電平(1) | CLKR/X 外部 | P – 7 | ns | |
| M13 | tr(CKRX) | 上升時(shí)間，CLKR/X(1) | CLKR/X 外部 | 7 | ns | |
| M14 | tf(CKRX) | 下降時(shí)間，CLKR/X(1) | CLKR/X 外部 | 7 | ns | |
| M15 | tsu(FRH-CKRL) | 建立時(shí)間，CLKR 低電平之前外部 FSR 高電平的時(shí)間(1) | CLKR 內(nèi)部 | 18 | ns | |
| CLKR 外部 | 2 | |||||
| M16 | th(CKRL-FRH) | 保持時(shí)間，CLKR 低電平之后外部 FSR 高電平的時(shí)間(1) | CLKR 內(nèi)部 | 0 | ns | |
| CLKR 外部 | 6 | |||||
| M17 | tsu(DRV-CKRL) | 建立時(shí)間，CLKR 低電平之前 DR 有效的時(shí)間(1) | CLKR 內(nèi)部 | 18 | ns | |
| CLKR 外部 | 2 | |||||
| M18 | th(CKRL-DRV) | 在 CLKR 低電平之后，DR 有效的保持時(shí)間(1) | CLKR 內(nèi)部 | 0 | ns | |
| CLKR 外部 | 6 | |||||
| M19 | tsu(FXH-CKXL) | 在 CLKX 低電平之前，外部 FSX 為高電平的建立時(shí)間(1) | CLKX 內(nèi)部 | 18 | ns | |
| CLKX 外部 | 2 | |||||
| M20 | th(CKXL-FXH) | 在 CLKX 低電平之后，外部 FSX 為高電平的保持時(shí)間(1) | CLKX 內(nèi)部 | 0 | ns | |
| CLKX 外部 | 6 | |||||
(1) 極性位 CLKRP=CLKXP=FSRP=FSXP=0。如果任一信號的極性被反轉(zhuǎn)，那么該信號的時(shí)序基準(zhǔn)也被反轉(zhuǎn)。
(2) 2P=1/CLKG，單位為 ns。CLKG 是采樣率發(fā)生器復(fù)用器的輸出。CLKG =
CLKSRG 可由 LSPCLK，CLKX，CLKR 供源。CLKSRG≤(SYSCLKOUT/2).McBSP 的性能受到 I/O 緩沖器開關(guān)速度的限制。
CLKSRG 可由 LSPCLK，CLKX，CLKR 供源。CLKSRG≤(SYSCLKOUT/2).McBSP 的性能受到 I/O 緩沖器開關(guān)速度的限制。(3) 必須調(diào)節(jié)內(nèi)部時(shí)鐘預(yù)分頻器，使得 McBSP 時(shí)鐘（CLKG、CLKX、CLKR）速度不大于 I/O 緩沖器速度限值 (25MHz)。