ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
對(duì)于各種電源引腳的加電和斷電序列沒有特別要求,確保所有模塊具有正確的復(fù)位狀態(tài)。然而,如果 I/O 引腳的電平轉(zhuǎn)換輸出緩沖器中的 3.3V 晶體管在 1.9V/1.8V 晶體管之前上電,輸出緩沖器有可能打開,這會(huì)導(dǎo)致上電期間引腳上出現(xiàn)毛刺。為了避免這種情況,VDD(內(nèi)核電壓)引腳應(yīng)早于 VDDIO(輸入/輸出電壓)引腳或與之同時(shí)上電,確保 VDD 引腳在 VDDIO 引腳達(dá)到 0.7V 之前或與之同時(shí)達(dá)到 0.7V。
有一些對(duì)于XRS引腳的要求:
在器件上電之前,不應(yīng)將 VDDIO 之上大于二極管壓降 (0.7V) 的電壓應(yīng)用于任何數(shù)字引腳(對(duì)于模擬引腳,此值是高于 VDDA 0.7V 的電壓值)。此外,VDDIO 和 VDDA 之間的差距應(yīng)保持在 0.3V 之內(nèi)。應(yīng)用于未加電器件的引腳上的電壓會(huì)以一種無(wú)意的方式偏置內(nèi)部 p-n 接頭并產(chǎn)生無(wú)法預(yù)料的結(jié)果。