ZHCSIA0C May 2018 – September 2025 TAS3251
PRODUCTION DATA
TAS3251 前端(DAC 和 DSP)具有靈活的時鐘系統(tǒng)。在內(nèi)部,器件需要多個時鐘,主要是以相關(guān)的時鐘速率工作才能正常運行。所有這些時鐘都可以以某種形式從串行音頻接口獲得。有關(guān)設(shè)置輸出級振蕩器和開關(guān)頻率的信息,請參閱輸出功率級的振蕩器部分。
圖 7-1 具有相應(yīng)時鐘的音頻流圖 7-1 顯示了基本采樣速率 (fS) 下的基本數(shù)據(jù)流。當(dāng)數(shù)據(jù)被送入串行音頻接口后,它會經(jīng)過處理、插值,并被調(diào)制到 128 × fS,然后再送入電流分段,以完成最終的數(shù)模轉(zhuǎn)換。
圖 7-2 顯示了時鐘樹。
圖 7-2 TAS3251 時鐘分配樹串行音頻接口通常具有 4 個連接引腳,如下所列:
此器件有一個內(nèi)部 PLL,用于獲取 MCLK 或 SCLK,并創(chuàng)建 DSP 和 DAC 時鐘所需的較高速率的時鐘。
在需要最高音頻性能的情況下,建議將 MCLK 與 SCLK 及 LRCK/FS 一起送入器件。應(yīng)對器件進(jìn)行配置,使 PLL 僅向 DSP 提供時鐘源。然后,所有其他時鐘都是傳入 MCLK 的分頻。要將 MCLK 作為主時鐘源,并讓所有其他時鐘由輸入的 MCLK 分頻生成,請將 DAC 時鐘源復(fù)用器(圖 7-2 中的 SDAC)設(shè)置為使用 MCLK 作為時鐘源,而不是使用 MCLK/PLL 多路復(fù)用器的輸出。