ZHCSIA0C May 2018 – September 2025 TAS3251
PRODUCTION DATA
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留 | SCLKP | SCLKO | 保留 | LRCLKFSO | |||
| R/W | R/W | R/W | R/W | R/W | |||
| 說明：R/W = 讀取/寫入；R = 只讀；-n = 復(fù)位后的值 |
| 位 | 字段 | 類型 | 復(fù)位 | 說明 |
|---|---|---|---|---|
| 7-6 | 保留 | 保留 | ||
| 5 | SCLKP | R/W | 0 | SCLK 極性：該位設(shè)置反轉(zhuǎn) SCLK 模式。在反轉(zhuǎn) SCLK 模式下，DAC 假定 LRCLK 和 DIN 邊沿與 SCLK 的上升沿對(duì)齊。通常假定它們與 SCLK 的下降沿對(duì)齊。 0：正常 SCLK 模式 |
| 4 | SCLKO | R/W | 0 | SCLK 輸出使能：該位設(shè)置 SCLK 引腳方向以用于 I2S 控制器模式操作的輸出。在 I2S 控制器模式下，PCM51xx 輸出參考 SCLK 和 LRCLK，外部源設(shè)備根據(jù)這些時(shí)鐘提供 DIN 信號(hào)。使用 P0-R32 寄存器編程 MCLK 的分頻系數(shù)，以產(chǎn)生所需的 SCLK 頻率（通常為 64 FS） 0：SCLK 是輸入（I2S 目標(biāo)模式） |
| 3-1 | 保留 | 保留 | ||
| 0 | LRKO | R/W | 0 | LRCLK 輸出使能：該位設(shè)置 LRCLK 引腳方向以用于 I2S 控制器模式操作的輸出。在 I2S 控制器模式下，PCM51xx 輸出參考 SCLK 和 LRCLK，外部源設(shè)備根據(jù)這些時(shí)鐘提供 DIN 信號(hào)。使用 P0-R33 寄存器編程 SCLK 的分頻系數(shù)，以生成用于 LRCLK 的 1 FS 信號(hào)。 0：LRCLK 是輸入（I2S 目標(biāo)模式） |