ZHCSIA0C May 2018 – September 2025 TAS3251
PRODUCTION DATA
TAS3251 器件需要系統(tǒng)時(shí)鐘來(lái)操作數(shù)字內(nèi)插濾波器和高級(jí)分段 DAC 調(diào)制器。系統(tǒng)時(shí)鐘應(yīng)用于 MCLK 輸入端,最高支持 50MHz。TAS3251 器件系統(tǒng)時(shí)鐘檢測(cè)電路可自動(dòng)檢測(cè)系統(tǒng)時(shí)鐘頻率。支持常見(jiàn)的音頻采樣頻率范圍包括:32kHz、(44.1 – 48kHz)、(88.2 – 96kHz)。
括號(hào)內(nèi)的值會(huì)在檢測(cè)時(shí)被分組。例如,88.2kHz 和 96kHz 會(huì)被識(shí)別為雙倍速率,而 32kHz、44.1kHz 和 48kHz 會(huì)識(shí)別為單倍速率,依此類(lèi)推。
當(dāng)檢測(cè)到有效的 MCLK、SCLK 和 LRCK/FS 時(shí),器件會(huì)自動(dòng)配置時(shí)鐘樹(shù)和 PLL,以滿(mǎn)足 miniDSP 的運(yùn)行需求。
采樣頻率檢測(cè)器還會(huì)自動(dòng)為數(shù)字濾波器、Δ-Σ 調(diào)制器 (DSM) 和負(fù)電荷泵 (NCP) 設(shè)置時(shí)鐘。表 7-1 展示了常見(jiàn)音頻采樣率的系統(tǒng)時(shí)鐘頻率示例。
此外,對(duì)于那些不屬于標(biāo)準(zhǔn)音頻時(shí)鐘的 MCLK 頻率(1MHz 和 50MHz 范圍內(nèi)),也可以通過(guò)直接配置 PLL 和時(shí)鐘分頻寄存器來(lái)獲得支持。在目標(biāo)模式下,需要通過(guò) P0-R37 禁用自動(dòng)時(shí)鐘模式。此外,在某些配置過(guò)程中,如果外部時(shí)鐘暫時(shí)不可用,或者引腳上提供的時(shí)鐘信號(hào)無(wú)效,用戶(hù)可能需要忽略時(shí)鐘錯(cuò)誤檢測(cè)。器件的可編程性使其能夠進(jìn)入一種高級(jí)模式:在該模式下,器件充當(dāng)時(shí)鐘控制器,從一個(gè)非音頻相關(guān)的時(shí)鐘源生成并輸出 LRCK/FS 與 SCLK,用來(lái)驅(qū)動(dòng)主機(jī)串行端口。例如,可以利用 12MHz 的輸入時(shí)鐘來(lái)生成 44.1kHz [LRCK/FS] 和 2.8224MHz [SCLK]。
表 7-1 展示了系統(tǒng)時(shí)鐘輸入的時(shí)序要求。為了獲得最佳性能,建議使用低相位抖動(dòng)、低噪聲的時(shí)鐘源。如需了解 MCLK 時(shí)序要求,可參閱 節(jié) 6.11 部分。
| 采樣 頻率 | 系統(tǒng)時(shí)鐘頻率 (fMCLK) (MHz) | |||||
|---|---|---|---|---|---|---|
| 64 fS | 128 fS | 192 fS | 256 fS | 384 fS | 512 fS | |
| 8kHz | 請(qǐng)參閱 | 1.024 | 1.536 | 2.048 | 3.072 | 4.096 |
| 16kHz | 2.048 | 3.072 | 4.096 | 6.144 | 8.192 | |
| 32kHz | 4.096 | 6.144 | 8.192 | 12.288 | 16.384 | |
| 44.1kHz | 5.6488 | 8.4672 | 11.2896 | 16.9344 | 22.5792 | |
| 48kHz | 6.144 | 9.216 | 12.288 | 18.432 | 24.576 | |
| 88.2kHz | 11.2896 | 16.9344 | 22.5792 | 33.8688 | 45.1584 | |
| 96kHz | 12.288 | 18.432 | 24.576 | 36.864 | 49.152 | |