ZHCSLM9C August 2020 – January 2026 LP8866S-Q1
PRODUCTION DATA
| 參數(shù) | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| LOGIC INPUT EN | ||||||
| VENIL | EN 邏輯低電平閾值 | 0.4 | V | |||
| VENIH | EN 邏輯高電平閾值 | 1.2 | V | |||
| RENPD | EN 引腳內(nèi)部下拉電阻 | 1 | MΩ | |||
| LOGIC INPUT SDA、SCL、BST_SYNC 和 PWM | ||||||
| VIL | 邏輯低電平閾值 | VDD = 3.3V 和 5V | 0.4 | V | ||
| VIH | 邏輯高電平閾值 | VDD = 3.3V 和 5V | 1.2 | V | ||
| LOGIC OUTPUT SDA，INT | ||||||
| VOL | 輸出低電平 | I = 3mA | 0.2 | 0.4 | V | |
| ILEAKAGE | 輸出泄漏電流 | V = 3.3V | 1 | μA | ||