ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說(shuō)明
- 7.3.1 DAC 輸出模式
- 7.3.2 DAC 內(nèi)核
- 7.3.3 DEM 和抖動(dòng)
- 7.3.4 偏移量調(diào)整
- 7.3.5 時(shí)鐘子系統(tǒng)
- 7.3.6 數(shù)字信號(hào)處理塊
- 7.3.7 串行器/解串器物理層
- 7.3.8 JESD204C 接口
- 7.3.9 數(shù)據(jù)路徑延遲
- 7.3.10 多器件同步和確定性延遲
- 7.3.11 鏈路復(fù)位
- 7.3.12 生成警報(bào)
- 7.3.13 靜音功能
- 7.4 器件功能模式
-
8 編程
- 8.1 使用標(biāo)準(zhǔn) SPI 接口
- 8.2 使用快速重新配置接口
- 8.3
寄存器映射
- 8.3.1 Standard_SPI-3.1 寄存器
- 8.3.2 系統(tǒng)寄存器
- 8.3.3 觸發(fā)寄存器
- 8.3.4 CPLL_AND_CLOCK 寄存器
- 8.3.5 SYSREF 寄存器
- 8.3.6 JESD204C 寄存器
- 8.3.7 JESD204C_Advanced 寄存器
- 8.3.8 SerDes_Equalizer 寄存器
- 8.3.9 SerDes_Eye-Scan 寄存器
- 8.3.10 SerDes_Lane_Status 寄存器
- 8.3.11 SerDes_PLL 寄存器
- 8.3.12 DAC_and_Analog_Configuration 寄存器
- 8.3.13 Datapath 寄存器
- 8.3.14 NCO_and_Mixer 寄存器
- 8.3.15 警報(bào)寄存器
- 8.3.16 Fuse_Control 寄存器
- 8.3.17 Fuse_Backed 寄存器
- 8.3.18 DDS_Vector_Mode 寄存器
- 8.3.19 Programmable_FIR 寄存器
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- ANH|289
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
8.2 使用快速重新配置接口
快速重新配置 (FR) 接口提供快速的只寫訪問(wèn)來(lái)配置 PFIR 系數(shù)和 NCO 頻率和相位。FR 接口與 SPI 接口類似，但每個(gè)時(shí)鐘周期發(fā)送 4 位，并且會(huì)重復(fù)使用外部觸發(fā)器。圖 8-3 展示了 FR 時(shí)序圖。它使用 R/W 位（始終設(shè)置為 0 以指示此器件的寫操作）、事務(wù)同步位 FRS（始終設(shè)置為零，因?yàn)榇似骷恢С质聞?wù)同步)、14 位地址（后跟一定數(shù)量的數(shù)據(jù)字節(jié)）。地址在每個(gè)數(shù)據(jù)字節(jié)后遞減（與小端字節(jié)序一致）。該接口可按字節(jié)尋址，數(shù)據(jù)在每個(gè)字節(jié)后提交。FR 接口每時(shí)鐘占用 4 位（一個(gè)半字節(jié)）。對(duì)于多半字節(jié)字段，系統(tǒng)會(huì)首先發(fā)送數(shù)據(jù)的半字節(jié)最高有效位。當(dāng)事務(wù)同步位 (FRS) 被置位時(shí)，NCO_SYNC_SRC 寄存器字段中指定的同步事件發(fā)生在 FRCS 的上升沿。在第一個(gè)數(shù)據(jù)字節(jié)完成之前結(jié)束的事務(wù)可能不會(huì)觸發(fā)同步事件。
圖 8-3 FR 接口時(shí)序圖表 8-1 中列出了用于設(shè)定和交換 PFIR 系數(shù)的 FRI 寄存器。
以下步驟可啟用 FRI：
- 設(shè)定 TRIGC_OUT_EN=0。這將對(duì) TRIGCLK 輸出進(jìn)行三態(tài)設(shè)置。TRIGC_OUT_EN 應(yīng)保持清除狀態(tài)，直到稍后禁用 FRI。
- 從主機(jī)系統(tǒng)（FRI 控制器）將 TRIGCLK（FRI 時(shí)鐘）驅(qū)動(dòng)為 0 或 1。將 TRIG[4]（芯片選擇條）驅(qū)動(dòng)為 1。在步驟 5 之前，不得切換兩個(gè)輸入。
- 執(zhí)行 SPI 寫入以設(shè)置 FR_EN。
- 等待至少 100ns。
- 此時(shí)，您可以開始 FRI 事務(wù)。
通過(guò)以下步驟禁用 FRI：
- 確保 FRI 總線處于空閑狀態(tài)且 TRIG[4]=1。TRIGCLK（FRI 時(shí)鐘）可以為空閑低電平或高電平。
- 執(zhí)行 SPI 寫入以清除 FR_EN。
- 在切換 TRIG[4] 或 TRIGCLK 之前，至少等待 100ns。
- 如果要啟用 TRIGCLK 輸出，請(qǐng)確保 FRI 控制器具有三態(tài)的 TRIGCLK，然后再設(shè)置 TRIGC_OUT_EN。
| 地址 | 名稱 | 說(shuō)明 |
|---|---|---|
| 0x0303 | FR_NCO_AR | NCO 累加器復(fù)位 [7:4] 保留 [3:0] FR_NCO_AR：提供對(duì) NCO_AR 寄存器的寫入訪問(wèn)權(quán)限。 |
| 0x0320-0x033F | FR_FREQ[0:3] | NCOn 累加器的頻率 [63:0] FR_FREQ[n]：提供對(duì) FREQ 寄存器的寫入訪問(wèn)權(quán)限。 |
| 0x0340-0x0347 | FR_PHASE[0:3] | NCOn 累加器的相位 [15:0] FR_PHASE[n]：提供對(duì) PHASE 寄存器的寫入訪問(wèn)權(quán)限。 |
| 0x0348-0x034F | FR_AMP[0:3] | DDS 振幅 [15:0] FR_AMP[n]：提供對(duì) AMP 寄存器的寫入訪問(wèn)權(quán)限。 |
| 0x0350-0x035F | FR_FREQS[0:3] | NCOn 累加器的 32 位頻率 [31:0] FR_FREQS[n]：提供對(duì)每個(gè) FREQ 寄存器高 32 位的寫入訪問(wèn)權(quán)限。提供該功能是為了在只需要 32 位分辨率時(shí)，允許 FRI 流事務(wù)，以在單個(gè)事務(wù)中更新多個(gè)頻率。 |
| 0x2810-0x2E0F | FR_PFIR_H[767:0] |
FR 可設(shè)定 FIR 系數(shù)（默認(rèn)值：0x0000） [15:0] FR_PFIR_H[n] 當(dāng) FR_EN=1 時(shí)，對(duì)該寄存器的寫入會(huì)設(shè)置 PFIR_H 中的值 注： 注意：僅當(dāng) SYS_EN=0 且 PFIR_PROG=1 時(shí)，才應(yīng)更改該寄存器。
|
| 0x2E10 | FR_PFIR_PROG |
FR 可設(shè)定 FIR 設(shè)定啟用（默認(rèn)值：0x00） [7:1] 保留 [0] FR_PFIR_PROG：當(dāng) FR_EN=1 時(shí)，對(duì)該寄存器的寫入會(huì)設(shè)置 PFIR_PROG 中的值 |