ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 特性/規(guī)格 | DAC39RF20 第 1 代 | DAC39RF2x 第 2 代 | |
|---|---|---|---|
| PLL/VCO | FDACCLK | 8.125GHz ≤ FDACCLK ≤ 17GHz | 0.8GHz ≤ FDACCLK ≤ 22GHz |
| PLL 輸出分頻器 | 僅限 1x | 1、2、4、8 或 16倍 | |
| CPLL_MPY | 8 至 99 | 6 至 256 | |
| 相位噪聲 | 在 100kHz≤FOFFSET≤10MHz 范圍內(nèi),改善 5dB | ||
| 多器件同步 | 否 | 是 | |
| 針對 FDACCLK<10GHz 的 SYSREF 窗口功能 | 否 | 是 | |
| 時間戳輸出 | 否 | 是 | |
| SPI 可讀溫度傳感器 | 否(溫度二極管可用) | 是 | |
| 串行器/解串器信號丟失探測器 | 否 | 是 | |
| 最大 SPI 時鐘頻率 | 15MHz | > 50MHz(目標(biāo)) | |
| DDS 流觸發(fā)器 | AMP = 0 | AMP = 0 和 PHASE[0]=1 | |
| SOFT_RESET | 不能正確清除 0x0080 至 0x00FE 地址范圍內(nèi)的寄存器。使用外部復(fù)位。 | 固定 | |
| HD2 | 提高了 10 到 20dB | ||