ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
使用內(nèi)部校準(zhǔn)時(shí),TSYS 初始可設(shè)定為調(diào)整多個(gè)經(jīng)校準(zhǔn)器件間的對(duì)齊。為此,請(qǐng)對(duì) TSYS 的各個(gè)粗延遲、中延遲和精細(xì)延遲設(shè)置執(zhí)行二進(jìn)制搜索。對(duì)于每次測(cè)試,必須在所有芯片上重新運(yùn)行校準(zhǔn),然后必須測(cè)量輸出的時(shí)序差以確定下一步。