用戶可以使用位于縱橫制之后的錯誤計數(shù)器執(zhí)行誤碼率 (BER) 測試。
BER 測試是 PHY 級測試，JESD204C 鏈路層編碼（8b/10b 或 64b/66b）不適用，但 JENC 仍會影響相對于 DACCLK 的串行比特率。
用戶設(shè)定 JTEST，以選擇接收器在所有活動通道上預(yù)期的 PRBS 序列。執(zhí)行 BER 測試時，以與正常模式相同的方式確定串行比特率 (FBIT)。下表中定義了預(yù)期的 PRBS 序列：
表 7-40 PRBS 測試模式
| PRBS 測試模式 |
序列 |
序列長度（位） |
注釋 |
| PRBS7 |
y[n] = y[n-6] ^ y[n-7] |
127 |
|
| PRBS9 |
y[n] = y[n-5] ^ y[n-9] |
511 |
請參閱 JESD204C 附錄 K |
| PRBS15 |
y[n] = y[n-14] ^ y[n-15] |
32767 |
請參閱 JESD204C 附錄 K |
| PRBS31 |
y[n] = y[n-28] ^ y[n-31] |
2,147,483,647 |
請參閱 JESD204C 附錄 K |
使用 BER 測試儀的步驟如下
- 根據(jù) JESD204C 用法設(shè)置芯片和操作參數(shù)，但不設(shè)置 SYS_EN。
- 影響物理層的程序參數(shù)，例如：JMODE、JESD_M、DSP_L、JENC、LANE_SEL、LANE_INV、REFDIV、MPY 和 RATE。
- 如果希望 LT 大于 1，則必須啟用至少一個使用 DSP_MODEn 的 DSP（這會影響鏈路速率）。如果 LT=1，則禁用所有 DSP。
- 無需對僅影響鏈路或傳輸層的參數(shù)進(jìn)行設(shè)定，例如 SUBCLASS、SFORMAT、SCR、KM1、JESD_M 或 RBD。
- 無需使用 SYSREF 或?qū)?SYSREF 相關(guān)參數(shù)進(jìn)行設(shè)定。
- 設(shè)定 JTEST，選擇要驗(yàn)證的 PRBS 序列。
- 允許發(fā)送器在所有活動通道上發(fā)送 PRBS 序列。
- 設(shè)定 SYS_EN=1。
- 查詢 PLL_LOCKED 寄存器并等待 PLL_LOCKED 返回 1。
- 等待 4 微秒（讓 PHY 完全初始化并向 BER 測試儀提供有效數(shù)據(jù)）。
- 設(shè)定 BER_EN=1 和 LEC_CNT_SEL=0。
- 讀取 LEC_CNT[n] 以獲取邏輯通道 n 的錯誤計數(shù)
- 設(shè)定 BER_EN=0，然后設(shè)定 BER_EN=1，以復(fù)位所有通道的 LEC_CNT 值并再次開始計數(shù)。