ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
使用數(shù)字上變頻功能時(shí)，許多系統(tǒng)需要 DAC 通道之間的同步，包括內(nèi)部 NCO 的相位。此外，跳頻系統(tǒng)可能對(duì)同步跳頻有其他要求，以便在 NCO 頻率變化期間保持 NCO 同步。該器件具有多種更新 NCO 變化的方法。其中包括：
用于 NCO 同步的方法通過(guò) TRIG_TYPE 的寄存器設(shè)置進(jìn)行控制。
JESD204C LSB 方法允許在輸入數(shù)據(jù)中嵌入同步信息，因而可由數(shù)據(jù)源（即 FPGA）輕松控制。通過(guò)控制多個(gè)器件上同步位的時(shí)序，可以實(shí)現(xiàn)多器件同步。JESD204C LSB 同步中詳細(xì)介紹了 LSB 同步。
通過(guò)發(fā)出 SYSREF 脈沖實(shí)現(xiàn)同步需要一個(gè)直流耦合 SYSREF 接口，并且能夠發(fā)出單個(gè) SYSREF 脈沖，除非 NCO 頻率是 SYSREF 頻率的整數(shù)倍。許多系統(tǒng)將使用交流耦合 SYSREF 信號(hào)，這使得無(wú)法可靠地發(fā)出單個(gè) SYSREF 脈沖。謹(jǐn)慎處理 SPI 接口時(shí)序，尤其是對(duì)于慢速 SYSREF 信號(hào) (< 10 MHz)，這樣可能會(huì)實(shí)現(xiàn)在多個(gè)器件上屏蔽和取消屏蔽 SYSREF。然而，由于 SPI 路徑是異步的，因此未對(duì)其進(jìn)行表征。
為了使用同步觸發(fā)接口進(jìn)行同步，TRIGCLK 閂鎖的 TRIG 引腳上的上升沿立即觸發(fā) DSPn 操作。寄存器 TRIG_SEL 決定哪個(gè)外部觸發(fā)器引腳綁定到每個(gè) DSP 通道。如果觸發(fā)接口配置為 FRI 接口，則 TXEN0/1（由 TX_PIN_FUNC0/1 寄存器分配時(shí)）或 SYNC（由 SYNCB_PIN_FUNC 寄存器分配時(shí)）可以設(shè)定為觸發(fā)器引腳。
借助 SPI_SYNC 同步，寄存器 TRIG_SEL 確定哪個(gè) TRIG_SPI 位綁定到每個(gè) DSP 通道。