ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說(shuō)明
- 7.3.1 DAC 輸出模式
- 7.3.2 DAC 內(nèi)核
- 7.3.3 DEM 和抖動(dòng)
- 7.3.4 偏移量調(diào)整
- 7.3.5 時(shí)鐘子系統(tǒng)
- 7.3.6 數(shù)字信號(hào)處理塊
- 7.3.7 串行器/解串器物理層
- 7.3.8 JESD204C 接口
- 7.3.9 數(shù)據(jù)路徑延遲
- 7.3.10 多器件同步和確定性延遲
- 7.3.11 鏈路復(fù)位
- 7.3.12 生成警報(bào)
- 7.3.13 靜音功能
- 7.4 器件功能模式
-
8 編程
- 8.1 使用標(biāo)準(zhǔn) SPI 接口
- 8.2 使用快速重新配置接口
- 8.3
寄存器映射
- 8.3.1 Standard_SPI-3.1 寄存器
- 8.3.2 系統(tǒng)寄存器
- 8.3.3 觸發(fā)寄存器
- 8.3.4 CPLL_AND_CLOCK 寄存器
- 8.3.5 SYSREF 寄存器
- 8.3.6 JESD204C 寄存器
- 8.3.7 JESD204C_Advanced 寄存器
- 8.3.8 SerDes_Equalizer 寄存器
- 8.3.9 SerDes_Eye-Scan 寄存器
- 8.3.10 SerDes_Lane_Status 寄存器
- 8.3.11 SerDes_PLL 寄存器
- 8.3.12 DAC_and_Analog_Configuration 寄存器
- 8.3.13 Datapath 寄存器
- 8.3.14 NCO_and_Mixer 寄存器
- 8.3.15 警報(bào)寄存器
- 8.3.16 Fuse_Control 寄存器
- 8.3.17 Fuse_Backed 寄存器
- 8.3.18 DDS_Vector_Mode 寄存器
- 8.3.19 Programmable_FIR 寄存器
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- ANH|289
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
9.3 電源相關(guān)建議
該器件有三個(gè)電源電壓并且需要七個(gè)電源域，才能實(shí)現(xiàn)如表 9-2 中所示的數(shù)據(jù)表性能：
| 電壓 | 電源域 | 器件電源 |
|---|---|---|
| +1.8V | VDDA | VDDA18A、VDDA18B |
| VDDIO | VDDIO | |
| VDDCSR | VDDCLK、VDDSYS、VDDR | |
| VDDSP18 | VDDSP18 | |
| VDDCP18 | VDDCP18 | |
| +0.8V | VDDL | VDDLA、VDDLB |
| VDDCLK08 | VDDCLK08 | |
| DVDD | VDDDIG、VDDT、VDDEA 和 VDDEB | |
| -1.8V | VEEx | VEEAM18、VEEBM18 |
推薦的電源如圖 9-9 所示。電源電壓必須具有低噪聲，并提供所需的電流以實(shí)現(xiàn)額定器件性能。首先使用降壓高效開(kāi)關(guān)轉(zhuǎn)換器，然后使用 LDO 進(jìn)行第二級(jí)穩(wěn)壓，從而降低開(kāi)關(guān)噪聲并提高電壓精度。用戶還可以參閱 TI WEBENCH? Power Designer，它可用于根據(jù)需要選擇和設(shè)計(jì)各個(gè)電源元件。推薦的開(kāi)關(guān)穩(wěn)壓器為：
- TPSM82913 = +2.3V，適用于 VDDA、VDDIO、VDDCSR、VDDL 和 VDCCCLK 域
- 對(duì)于 DVDD，TPS543820 (8A) 或 TPS543A22 (12A) = +0.8V
- TPSM82913 = +3.8V，適用于 VEEx 域
推薦的 LDO 包括：
- +1.8V 和 +0.8V TPS7A9401
- -1.8V LM27762
圖 9-9 推薦的電源方框圖VDDA 電源由 LDO 或低噪聲壓降線性穩(wěn)壓器調(diào)節(jié)，輸出電壓為 +1.8V，并進(jìn)一步細(xì)分為以下子組電源域：
- VDDA：VDDA18A、VDDA18B
- VDDIO
- VDDCSR：VDDCLK18、VDDSYS18、VDDR18
- VDDSP18
- VDDCP18
每個(gè)器件電源均可連接到單個(gè) LDO，但可通過(guò)鐵氧體磁珠和/或三端電容器或類似器件進(jìn)行隔離。
VDDL 電源為 +0.8V，并進(jìn)一步細(xì)分為 VDDLA 和 VDDLB。每個(gè)器件電源均可連接到單個(gè) LDO，但可通過(guò)鐵氧體磁珠和/或三端電容器或類似器件進(jìn)行隔離。
VDDCLK08 電源為 +0.8V，可實(shí)現(xiàn)出色相位噪聲性能。VDDCLK08 必須通過(guò) LDO 進(jìn)行隔離，以防止其他 0.8V 電源耦合到時(shí)鐘路徑中的噪聲。
DVDD 電源為 +0.8V，可直接連接到開(kāi)關(guān)電源。DVDD 包含以下器件電源：VDDDIG、VDDT、VDDDEA 和 VDDDEB，它們均可連接在一起。無(wú)需使用鐵氧體磁珠和/或三端電容器或類似器件進(jìn)行進(jìn)一步隔離。
VEEx 電源由單個(gè) LDO 提供 -1.8V 電壓，并進(jìn)一步細(xì)分為 VEEAM18 和 VEEBM18，它們通過(guò)鐵氧體磁珠和/或三端電容器或類似器件進(jìn)行隔離。
建議遵循以下重要的電源設(shè)計(jì)注意事項(xiàng)：
- 當(dāng)所有電源軌和總線電壓進(jìn)入系統(tǒng)板時(shí)，將其解耦。進(jìn)一步在每個(gè)電源域的 DAC 或其附近進(jìn)行額外去耦。通常建議每個(gè)電源引腳搭配一個(gè)低 ESL 的 0.1μF 去耦電容，除非數(shù)據(jù)表或 EVM 組件中有所規(guī)定。
- 請(qǐng)記住，每個(gè)附加的濾波級(jí)可實(shí)現(xiàn)大概 20dB/十倍頻程的噪聲抑制。
- 對(duì)高頻和低頻進(jìn)行解耦，可能需要多個(gè)電容值。
- 串聯(lián)鐵氧體磁珠和饋通電容器通常用于電源普通接入點(diǎn)，可用于額外的電源域隔離。需對(duì)系統(tǒng)板上的每個(gè)單獨(dú)電源電壓實(shí)施上述措施，無(wú)論電壓是來(lái)自 LDO 還是開(kāi)關(guān)穩(wěn)壓器。
- 為了增加電容，請(qǐng)使用緊密堆疊的電源和接地層對(duì)（≤4 密耳間距），這增加了 PCB 設(shè)計(jì)固有的高頻 (>500MHz) 解耦。
- 應(yīng)盡可能使電源遠(yuǎn)離敏感的模擬電路，如 DAC 的前端射頻級(jí)、高速時(shí)鐘和數(shù)字電路。
- 使需要更高電流的電源域靠近堆疊頂部或具有電源正常入口點(diǎn)的層。這樣可以更大限度地減小整體環(huán)路電感。
- 電源平面上的任何開(kāi)放或無(wú)效區(qū)域，請(qǐng)?zhí)畛浣拥匾蕴峁╊~外的隔離和屏蔽。
- 在所有相鄰電源平面和/或接地平面填充之間保持 20mil 至 25mil 的間隙。這有助于消除同一層內(nèi)相鄰電源域和/或接地之間的所有間隙耦合。
- 一些開(kāi)關(guān)穩(wěn)壓器電路/組件可能位于 PCB 的另一側(cè)以增加隔離效果。
- 遵循 IC 制造建議；如果應(yīng)用手冊(cè)或數(shù)據(jù)表中沒(méi)有直接說(shuō)明，可以研究評(píng)估板。這些是值得參考的好工具。上述幾點(diǎn)可幫助提供可靠的電源設(shè)計(jì)，從而在許多應(yīng)用中實(shí)現(xiàn)數(shù)據(jù)表中指明的性能。
每個(gè)應(yīng)用在電源電壓上具有不同的噪聲容差，因此請(qǐng)閱讀以下兩個(gè)應(yīng)用手冊(cè)以獲取更多信息，更好地理解如何進(jìn)行協(xié)調(diào)：