ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 DAC 輸出模式
- 7.3.2 DAC 內核
- 7.3.3 DEM 和抖動
- 7.3.4 偏移量調整
- 7.3.5 時鐘子系統(tǒng)
- 7.3.6 數(shù)字信號處理塊
- 7.3.7 串行器/解串器物理層
- 7.3.8 JESD204C 接口
- 7.3.9 數(shù)據(jù)路徑延遲
- 7.3.10 多器件同步和確定性延遲
- 7.3.11 鏈路復位
- 7.3.12 生成警報
- 7.3.13 靜音功能
- 7.4 器件功能模式
-
8 編程
- 8.1 使用標準 SPI 接口
- 8.2 使用快速重新配置接口
- 8.3
寄存器映射
- 8.3.1 Standard_SPI-3.1 寄存器
- 8.3.2 系統(tǒng)寄存器
- 8.3.3 觸發(fā)寄存器
- 8.3.4 CPLL_AND_CLOCK 寄存器
- 8.3.5 SYSREF 寄存器
- 8.3.6 JESD204C 寄存器
- 8.3.7 JESD204C_Advanced 寄存器
- 8.3.8 SerDes_Equalizer 寄存器
- 8.3.9 SerDes_Eye-Scan 寄存器
- 8.3.10 SerDes_Lane_Status 寄存器
- 8.3.11 SerDes_PLL 寄存器
- 8.3.12 DAC_and_Analog_Configuration 寄存器
- 8.3.13 Datapath 寄存器
- 8.3.14 NCO_and_Mixer 寄存器
- 8.3.15 警報寄存器
- 8.3.16 Fuse_Control 寄存器
- 8.3.17 Fuse_Backed 寄存器
- 8.3.18 DDS_Vector_Mode 寄存器
- 8.3.19 Programmable_FIR 寄存器
- 9 應用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
封裝選項
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機械數(shù)據(jù) (封裝 | 引腳)
- ANH|289
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
7.3.6.6 DSP 觸發(fā)
每個 DSP 通道都可以接收來自各種源的觸發(fā)事件（請參閱圖 7-42 和表 7-21）。當 DSP 通道接收到觸發(fā)時，可能會發(fā)生多種不同的操作，具體取決于 DSP 模式 (DSP_MODEn) 和其他 DSP 設置。觸發(fā)器操作在圖 7-42 和表 7-22 中進行了匯總。
默認情況下，所有 DSP 通道均可通過將 TRIG_SPI[0] 從 0 更改為 1（SPI 即時模式，其中所有 DSP 通道都綁定到 TRIG_SPI[0]）來觸發(fā)。
圖 7-42 DSPn 的觸發(fā)源和操作（顯示一個 DSP 通道）表 7-21 觸發(fā)源/模式
| TRIG_TYPE[n] 值2 | 觸發(fā)源/模式 | 說明 |
|---|---|---|
| 0 |
SPI 即時 （默認） |
TRIG_SPI 位上綁定1 到 DSPn 的上升沿將觸發(fā) DSPn。要同時觸發(fā)多個 DSP 通道，您必須使用 TRIG_SEL 將它們綁定到同一個 TRIG_SPI 位。.由于 SPI 接口與 DSP 時鐘異步，所以這個觸發(fā)類型不適用于對齊多個器件。 |
| 1 | SYSREF 單次觸發(fā) | 綁定1 到 DSPn 的 TRIG_SPI 位上的上升沿將使下一個 SYSREF 上升沿觸發(fā) DSPn。如果 SYSREF 時序與內部時鐘不一致（即會導致 CLK_ALIGNED 為低電平），SYSREF 無法觸發(fā) DSP。這種觸發(fā)類型可用于跨多個器件對齊所有 DSP，前提是所有器件都接收確定性的 SYSREF。 |
| 2 | SYSREF 連續(xù) | 只要綁定1 到 DSPn 的 TRIG_SPI 位為高電平，每個 SYSREF 上升沿都會觸發(fā) DSPn。如果 SYSREF 時序與內部時鐘不一致（即會導致 CLK_ALIGNED 為低電平），SYSREF 無法觸發(fā) DSP。這種觸發(fā)類型可用于跨多個器件對齊所有 DSP，前提是所有器件都接收確定性的 SYSREF。 |
| 3 | JESD204C LSB | 只要綁定1 到 DSPn 的 TRIG_SPI 位為高電平，來自 JESD204C 接口的流 0 的 LSB 就會觸發(fā) DSPn。LSB 必須在四個連續(xù)樣本中為低電平，然后在四個連續(xù)樣本中變?yōu)楦唠娖剑拍軉佑|發(fā)事件。只要所有器件都以子類 1 模式運行，這種觸發(fā)類型可用于跨多個器件對齊所有 DSP。 |
| 4 | 觸發(fā)引腳3 | 綁定1 到 DSPn 的外部觸發(fā)引腳 (TRIG) 上的上升沿會觸發(fā) DSPn。要同時觸發(fā)多個 DSP 通道，您必須符合觸發(fā)時鐘的設置/保持時間，或者使用 TRIG_SEL 將它們綁定到同一個 TRIG 位。另請參見觸發(fā)時鐘。這種觸發(fā)類型可用于跨多個器件對齊所有 DSP，前提是所有器件都將觸發(fā)時鐘對齊到通用 SYSREF，并且 TRIG 信號符合觸發(fā)時鐘的設置/保持時間。 |
| 5 | FRS 即時 | 如果設置了 FRS，則 DSPn 在 FRI 事務結束時由 FRCS 的上升沿（用作 FR 接口時的引腳 TRIG[4]）觸發(fā)。由于 FRI 接口與 DSP 時鐘異步，所以這個觸發(fā)類型不適用于對齊多個器件。但是，觸發(fā)類型可以在單個器件中對齊多個 DSP 通道。 |
| 6 | FRS-TRIGCLK | 如果設置了 FRS，則 DSPn 由 TRIGCLK 的上升沿觸發(fā)，之后跟隨 FRCS 的上升沿（用作 FR 接口時的引腳 TRIG[4]）。如果 frcs_n 滿足 trig_c 的設置/保持時間，該方法可以確定性地在多個器件中對齊 DSP。 |
- 使用 TRIG_SEL 選擇將哪個 TRIG_SPI 或 TRIG 位綁定到每個 DSP。
- 有關更多信息，請參閱 TRIG_TYPE。
- 當任何 TRIG_TYPE[n] 設置為 4 時，默認使用 TRIG 引腳，但用戶可以替換不同的引腳來代替 TRIG[0]、TRIG[1] 或 TRIG[2] 引腳。這是使用 TX_PIN_FUNC 或 SYNCB_PIN_FUNC 寄存器完成的。例如，若 SYNCB_PIN_FUNC=10，則使用 SYNCB 引腳而不是 TRIG[0] 引腳。用戶還必須驗證 TRIG_SELn=0 是否將 DSPn 綁定到 SYNCB 引腳（代表 TRIG[0]）。
表 7-22 DSP 觸發(fā)操作與 DSP 模式之間的關系
| DSP_MODEn | 應用于 NCO 的新 FREQ[n] 值 | 應用于 NCO 的新 PHASE[n] 值 | 應用到混頻器的新 AMP[n] 值 | 相位累加器復位 | 前進到下一個 DDS 矢量 |
|---|---|---|---|---|---|
| DUC 模式 | 是 | 是 | 不適用 | 如果 NCO_ARn[]=1 | 不適用 |
| DDS SPI 模式 | 是 | 是 | 是 | 如果 NCO_AR[n]=1 | 不適用 |
| DDS 矢量模式 | 不適用 | 不適用 | 不適用 | 每當矢量開始時復位（自動或手動觸發(fā)），除非處于保持模式 | 是，如果矢量處理器正在等待觸發(fā)（請參閱 VTRIG_MODE） |
| DDS 流模式 | 僅當 STREAM_MODE n=2 時 | 僅當 STREAM_MODE n=1 時 | 僅當 STREAM_MODE n=1 時 | 如果 NCO_AR[n]=1 | 不適用 |
請勿在觸發(fā)發(fā)生的同時寫入 AMP、FREQ 和 PHASE 寄存器，否則 NCO 可能會接收到損壞的 AMP、FREQ 或 PHASE 值。