ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該器件包含通過 SYSREF 對(duì)齊的時(shí)鐘分頻器級(jí)聯(lián)。必須有多個(gè) SYSREF 脈沖才能完全對(duì)齊所有時(shí)鐘分頻器,并設(shè)置 CLK_ALIGNED 寄存器位??偣残枰?15 個(gè) SYSREF 脈沖才能完全對(duì)齊器件。